JP2746606B2 - 大粒子多結晶質膜の製造方法 - Google Patents
大粒子多結晶質膜の製造方法Info
- Publication number
- JP2746606B2 JP2746606B2 JP63225497A JP22549788A JP2746606B2 JP 2746606 B2 JP2746606 B2 JP 2746606B2 JP 63225497 A JP63225497 A JP 63225497A JP 22549788 A JP22549788 A JP 22549788A JP 2746606 B2 JP2746606 B2 JP 2746606B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interface
- implantation
- amorphous
- nucleation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は深イオン植込みおよびその後のアニーリング
による無定形（アモルファス）ケイ素膜から大粒度（la
rge grain size）多結晶質膜を製造する方法に関する。
による無定形（アモルファス）ケイ素膜から大粒度（la
rge grain size）多結晶質膜を製造する方法に関する。
無定形ケイ素は太陽電池およびディスプレイにおいて
多年に亘って広汎に使用されている。さらに最近、エレ
クトロニクスの新しい分野が安価で透明な大ガラス基体
上への無定形ケイ素材料の大面積回路の構築をベースと
して成長して来ている。それを可能にする技術はこの半
導性材料の薄膜を大面積上に付着させる能力と通常のIC
加工と同様の方法を用いた回路の加工である〔米国特許
第4,584,592号、同4,588,997号〕。
多年に亘って広汎に使用されている。さらに最近、エレ
クトロニクスの新しい分野が安価で透明な大ガラス基体
上への無定形ケイ素材料の大面積回路の構築をベースと
して成長して来ている。それを可能にする技術はこの半
導性材料の薄膜を大面積上に付着させる能力と通常のIC
加工と同様の方法を用いた回路の加工である〔米国特許
第4,584,592号、同4,588,997号〕。
無定形ケイ素TFTはその応用において著しい成功をお
さめているけれども、その極端に低いキャリヤー移動性
（典型的には1cm2/v−ｓ以下）がその電流推進能力と最
終装置の操作速度を制限している。これに対し、多結晶
質ケイ素TFTは20〜100cm2/v−ｓ程度および恐らくはそ
れより幾分高速度で高キャリヤー移動性を達成すること
が期待されている。装置操作速度の点からは、この材料
は多くの用途において無定形ケイ素の魅力的な代替品を
提供することは明らかであろう。
さめているけれども、その極端に低いキャリヤー移動性
（典型的には1cm2/v−ｓ以下）がその電流推進能力と最
終装置の操作速度を制限している。これに対し、多結晶
質ケイ素TFTは20〜100cm2/v−ｓ程度および恐らくはそ
れより幾分高速度で高キャリヤー移動性を達成すること
が期待されている。装置操作速度の点からは、この材料
は多くの用途において無定形ケイ素の魅力的な代替品を
提供することは明らかであろう。
付着させたままの多結晶質膜の欠点はキャリヤー移動
性に悪影響を与えるその通常の小粒子である。粒度を増
大させて膜中の粒子境界の数および好ましくない効果を
低減させることがキャリヤー移動性を増大させ装置性能
を向上させることは公知である。通常、粒度促進は高温
処理（＞1000℃）を必要とし、これは所望の低コストガ
ラス基体上の大面積電子アレイにとって満足できるもの
ではない。例えば、コーニング7059（Corning 7059、登
録商標）は高度の平坦性を有しそのアニール点が630℃
である良好で安価な大量生産ガラスである。このガラス
の上で長時間に亘って600℃を越える何らかの処理を行
うことは賢明ではないであろう。最近、文献は多結晶質
ケイ素薄膜中の粒子を増大させるための低温方法を開示
している。次の２つの論文がこの技術の現状を示す代表
的なものである： ジャパニーズ ジャーナル オブ アプライド フィ
ジィックス（Japanese Journal of Applied Physic
s）、パート２ レターズ、Vol.25、No.2、1986年２
月、pp.L121−L123で発表されたノグチ（Noguchi）等に
よる“ローテンプレーチャー ポリシリコン スーパー
シン−フィルム トランジスター 〔Low Temperatur
e polysilicon Super Thim−Film Transistor（LSF
T）〕";および ジャーナル オブ アプライド フィジィックス（Jo
urnal of Applied Physics）、61（４）、1987年２月15
日、pp.1638−1642で発表されたカン（Kung）等によ
る”コンパリスン オブ シン フィルム トランジス
ターズ ファブリケィテッド アト ロー テンプレー
チャー（＜600℃）オン アズ−デポジッテッド アン
ド アモルファイズド−クリスタライズド ポリクリス
タリン Si 〔Comparison of Thin Film Transistors F
abricated at Low Tem perature（＜600℃）on As−Dep
osited and Amorphized−Crystallized Polycrystallin
e Si〕。
性に悪影響を与えるその通常の小粒子である。粒度を増
大させて膜中の粒子境界の数および好ましくない効果を
低減させることがキャリヤー移動性を増大させ装置性能
を向上させることは公知である。通常、粒度促進は高温
処理（＞1000℃）を必要とし、これは所望の低コストガ
ラス基体上の大面積電子アレイにとって満足できるもの
ではない。例えば、コーニング7059（Corning 7059、登
録商標）は高度の平坦性を有しそのアニール点が630℃
である良好で安価な大量生産ガラスである。このガラス
の上で長時間に亘って600℃を越える何らかの処理を行
うことは賢明ではないであろう。最近、文献は多結晶質
ケイ素薄膜中の粒子を増大させるための低温方法を開示
している。次の２つの論文がこの技術の現状を示す代表
的なものである： ジャパニーズ ジャーナル オブ アプライド フィ
ジィックス（Japanese Journal of Applied Physic
s）、パート２ レターズ、Vol.25、No.2、1986年２
月、pp.L121−L123で発表されたノグチ（Noguchi）等に
よる“ローテンプレーチャー ポリシリコン スーパー
シン−フィルム トランジスター 〔Low Temperatur
e polysilicon Super Thim−Film Transistor（LSF
T）〕";および ジャーナル オブ アプライド フィジィックス（Jo
urnal of Applied Physics）、61（４）、1987年２月15
日、pp.1638−1642で発表されたカン（Kung）等によ
る”コンパリスン オブ シン フィルム トランジス
ターズ ファブリケィテッド アト ロー テンプレー
チャー（＜600℃）オン アズ−デポジッテッド アン
ド アモルファイズド−クリスタライズド ポリクリス
タリン Si 〔Comparison of Thin Film Transistors F
abricated at Low Tem perature（＜600℃）on As−Dep
osited and Amorphized−Crystallized Polycrystallin
e Si〕。
上記の２つの論文に記載された方法はケイ素イオン植
込みにより多結晶質膜を無定形化（アモルファス化）す
ることおよびその後この膜を低温（＜600℃）アニール
によって再結晶化することを含む。ノグチ等の論文にお
いてはイオン植込みエネルギーがおよそ膜深中位におい
てピークであることを述べているが、この植込みエネル
ギーピークの位置はカン等の論文では論じられていな
い。上述の両方法においては、イオン植込みの効果は結
晶格子構造を破壊させて多結晶質膜を無定形に転化させ
ることである。正常の入射に対して、適切なイオン植込
み角度を選択することにより、植込みは膜中の殆んどの
結晶粒子を無定形化するであろう。イオンビームによっ
て配列されたランダム微結晶はその後のアニーリング工
程において残存し生長するであろう。残存微結晶の密度
は大きく減少するので、各々は実際上障害なしに成長す
るであろうしまた微結晶が近隣の粒子に接合するまで拡
大し続けるであろう。
込みにより多結晶質膜を無定形化（アモルファス化）す
ることおよびその後この膜を低温（＜600℃）アニール
によって再結晶化することを含む。ノグチ等の論文にお
いてはイオン植込みエネルギーがおよそ膜深中位におい
てピークであることを述べているが、この植込みエネル
ギーピークの位置はカン等の論文では論じられていな
い。上述の両方法においては、イオン植込みの効果は結
晶格子構造を破壊させて多結晶質膜を無定形に転化させ
ることである。正常の入射に対して、適切なイオン植込
み角度を選択することにより、植込みは膜中の殆んどの
結晶粒子を無定形化するであろう。イオンビームによっ
て配列されたランダム微結晶はその後のアニーリング工
程において残存し生長するであろう。残存微結晶の密度
は大きく減少するので、各々は実際上障害なしに成長す
るであろうしまた微結晶が近隣の粒子に接合するまで拡
大し続けるであろう。
前述の各文献においては、出発物質はイオン植込みに
よって殆んど完全に無定形化される多結晶質ケイ素膜で
ある。
よって殆んど完全に無定形化される多結晶質ケイ素膜で
ある。
本発明者等は、無定形ケイ素を出発物質として使用す
ることが、その粒子成長部位がないこと、その低付着温
度、低コストガラスとの適合性、およびその極めて平滑
な付着表面（これは膜中に作製した装置チャンネル領域
を横切るキャリヤー移動性を増大させるファクターであ
る）故に、望ましいことを見い出した。従って、本発明
の目的は低コストの絶縁性ガラス基体上に装置級の大粒
子薄膜多結晶質ケイ素膜を作製する低温方法を提供する
ことである。
ることが、その粒子成長部位がないこと、その低付着温
度、低コストガラスとの適合性、およびその極めて平滑
な付着表面（これは膜中に作製した装置チャンネル領域
を横切るキャリヤー移動性を増大させるファクターであ
る）故に、望ましいことを見い出した。従って、本発明
の目的は低コストの絶縁性ガラス基体上に装置級の大粒
子薄膜多結晶質ケイ素膜を作製する低温方法を提供する
ことである。
上記目的は、本発明方法の１つの態様においては、無
定形半導体材料の薄層をガラスのような絶縁性基体上に
付着させ、イオンを上記薄層中に無定形層と絶縁性基体
との界面を破壊するに十分な植込みエネルギーと投射量
で植込み、次いで植込み膜をアニーリングしてその結晶
化を起すことによって達成できる。イオン種、および無
定形層とその下地層の厚さと種類に対する植込みエネル
ギーと投射量を適当に選択することにより、十分なエネ
ルギーが界面に向けられてその後のアニーリング中の核
生成過程を遅延させ、大粒子の生長を可能にするであろ
う。
定形半導体材料の薄層をガラスのような絶縁性基体上に
付着させ、イオンを上記薄層中に無定形層と絶縁性基体
との界面を破壊するに十分な植込みエネルギーと投射量
で植込み、次いで植込み膜をアニーリングしてその結晶
化を起すことによって達成できる。イオン種、および無
定形層とその下地層の厚さと種類に対する植込みエネル
ギーと投射量を適当に選択することにより、十分なエネ
ルギーが界面に向けられてその後のアニーリング中の核
生成過程を遅延させ、大粒子の生長を可能にするであろ
う。
本発明の他の目的、さらなる特徴および利点は図面に
沿って述べる以下の説明により一層明確となろう。
沿って述べる以下の説明により一層明確となろう。
本発明の目的は大面積（恐らくは文書サイズの）無定
形絶縁基体から出発し、この上に薄い無定形半導体層を
付着させることである。その後、無定形半導体層を調整
された方法でイオン植込みして界面を破壊させその後の
アニーリング工程中の核生成を遅らせるようにする。本
発明は無定形膜から出発するので、その付着させたまゝ
の状態においては核が存在しない。熱アニーリング中、
界面からのランダムな温度依存性核生成が生じ、幾つか
の核の芽を与え、時間につれて十分なエネルギーを獲得
して臨界的な大きさに達して核となる。これらの核は他
の成長中の粒子に出会い互いにそれら粒子のさらなる成
長を抑制するまでより大きい結晶粒子に成長し続けるで
あろう。本発明の遅延されたランダム核生成方法は、結
晶性半導体を先ず選択的に無定形化し次いで少数の破壊
されてない核から再結晶化する周知の再結晶法とは区別
すべきである。アニーリング工程開始時に所定数の核が
存在する公知方法においては、最終粒度はこれら核の密
度によって制限される。
形絶縁基体から出発し、この上に薄い無定形半導体層を
付着させることである。その後、無定形半導体層を調整
された方法でイオン植込みして界面を破壊させその後の
アニーリング工程中の核生成を遅らせるようにする。本
発明は無定形膜から出発するので、その付着させたまゝ
の状態においては核が存在しない。熱アニーリング中、
界面からのランダムな温度依存性核生成が生じ、幾つか
の核の芽を与え、時間につれて十分なエネルギーを獲得
して臨界的な大きさに達して核となる。これらの核は他
の成長中の粒子に出会い互いにそれら粒子のさらなる成
長を抑制するまでより大きい結晶粒子に成長し続けるで
あろう。本発明の遅延されたランダム核生成方法は、結
晶性半導体を先ず選択的に無定形化し次いで少数の破壊
されてない核から再結晶化する周知の再結晶法とは区別
すべきである。アニーリング工程開始時に所定数の核が
存在する公知方法においては、最終粒度はこれら核の密
度によって制限される。
第１図においては、約1000Å厚の無定形ケイ素の薄膜
12を本発明方法の第１工程において付着させ複合構造体
14を形成しているガラス基体10が例示されている。付着
はLPCVD（低圧化学蒸着）、PECVD（プラブマ促進化学蒸
着）または他の任意の適当な方法によって行い得る。好
ましいガラスはコーニング7059であり、これは630℃の
アニール点を有しているので600℃を越える温度で長時
間加工すべきでない。典型的には、無定形ケイ素膜はLP
CVD反応器中で流速100sccmで導入した純シラン（SiH4）
の温度575℃および圧力0.35トールでの熱分解により付
着させた。付着をPECVDにより行ったときには、典型的
には、無定形ケイ素膜はRFプラズマ反応器中で流速68sc
cmでで導入した純シランの温度250℃、圧力0.28トール
およびRF出力３ワットでの分解により付着させた。
12を本発明方法の第１工程において付着させ複合構造体
14を形成しているガラス基体10が例示されている。付着
はLPCVD（低圧化学蒸着）、PECVD（プラブマ促進化学蒸
着）または他の任意の適当な方法によって行い得る。好
ましいガラスはコーニング7059であり、これは630℃の
アニール点を有しているので600℃を越える温度で長時
間加工すべきでない。典型的には、無定形ケイ素膜はLP
CVD反応器中で流速100sccmで導入した純シラン（SiH4）
の温度575℃および圧力0.35トールでの熱分解により付
着させた。付着をPECVDにより行ったときには、典型的
には、無定形ケイ素膜はRFプラズマ反応器中で流速68sc
cmでで導入した純シランの温度250℃、圧力0.28トール
およびRF出力３ワットでの分解により付着させた。
付着後、複合構造体14を公知の粒子加速器中に置き、
そこで第２図の矢印16図で図示しているようにして調整
されたイオン植込みに供する。この植込みの目的は界面
を適切に選択されたイオン加速エネルギーによってボン
バートしてケイ素層12と二酸化ケイ素基体10間の良形成
界面18を破壊し第３図で示すような不良形成界面20を創
り出すことである。これは植込みイオン濃度深さ形態
（プロフィル）のピークの位置（投射範囲RPとして同
定）を界面18の近くに位置させることによって最適に行
い得る。ドーピングなしのケイ素層を形成するには、Si
+イオンによって植込みを行う。もちろん、半導体層を
ドーピングしたい場合には、植込み段階はリンまたは他
の電気的に活性な元素、例えば、ほう素、ひ素またはア
ンチモンのイオンで行ってもよく、実質的に同じ粒度促
進効果が得られる。
そこで第２図の矢印16図で図示しているようにして調整
されたイオン植込みに供する。この植込みの目的は界面
を適切に選択されたイオン加速エネルギーによってボン
バートしてケイ素層12と二酸化ケイ素基体10間の良形成
界面18を破壊し第３図で示すような不良形成界面20を創
り出すことである。これは植込みイオン濃度深さ形態
（プロフィル）のピークの位置（投射範囲RPとして同
定）を界面18の近くに位置させることによって最適に行
い得る。ドーピングなしのケイ素層を形成するには、Si
+イオンによって植込みを行う。もちろん、半導体層を
ドーピングしたい場合には、植込み段階はリンまたは他
の電気的に活性な元素、例えば、ほう素、ひ素またはア
ンチモンのイオンで行ってもよく、実質的に同じ粒度促
進効果が得られる。
植込み工程に引き続き、複合層14は粒子を完全に成長
させる結晶化動力学を与えるに必要な時間熱アニーリン
グに供する。得られた結果の比較から、付着させたまゝ
の（植込みなしの）無定形ケイ素膜は、600℃でアニー
リングしたとき、界面から直ちに結晶化し始め核生成が
直ちに始まることを示すことに注意すべきである。一
方、本発明方法に従って調整された無定形ケイ素膜のイ
オン植込みは界面の微構造を変化させて熱活性化工程中
に核生成を効果的に順調でないようにしている。遅延期
間後、粒子は界面から核生成し著しく大きい粒度に成長
する。
させる結晶化動力学を与えるに必要な時間熱アニーリン
グに供する。得られた結果の比較から、付着させたまゝ
の（植込みなしの）無定形ケイ素膜は、600℃でアニー
リングしたとき、界面から直ちに結晶化し始め核生成が
直ちに始まることを示すことに注意すべきである。一
方、本発明方法に従って調整された無定形ケイ素膜のイ
オン植込みは界面の微構造を変化させて熱活性化工程中
に核生成を効果的に順調でないようにしている。遅延期
間後、粒子は界面から核生成し著しく大きい粒度に成長
する。
第４図においては、付着させたまゝおよび深植込みLP
CVD無定形ケイ素の結晶化動力学間の差異を容易に理解
することができる。アニーリング時間をアニーリング中
のＸ線回折強度に対してプロットしている（粒度と相関
させる容易に得られる尺度）。曲線Ａは付着させたまゝ
（植込みなし）の無定形ケイ素層である。結晶成長が界
面から出発して直ぐに始まり、最高粒度が0.1〜0.2ミク
ロン程度であることに注意することが重要である。劇的
な対照として、曲線Ｂは本発明に従ってSi+イオンで深
植込みした無定形ケイ素層を示し、それには結晶成長が
起らない約10時間の遅延（インキュベーション）期間、
その後の大面積粒子の急速成長が存在する。粒度約２〜
３ミクロンの粒子を含む大粒子結晶質膜を生長させるこ
とができた。
CVD無定形ケイ素の結晶化動力学間の差異を容易に理解
することができる。アニーリング時間をアニーリング中
のＸ線回折強度に対してプロットしている（粒度と相関
させる容易に得られる尺度）。曲線Ａは付着させたまゝ
（植込みなし）の無定形ケイ素層である。結晶成長が界
面から出発して直ぐに始まり、最高粒度が0.1〜0.2ミク
ロン程度であることに注意することが重要である。劇的
な対照として、曲線Ｂは本発明に従ってSi+イオンで深
植込みした無定形ケイ素層を示し、それには結晶成長が
起らない約10時間の遅延（インキュベーション）期間、
その後の大面積粒子の急速成長が存在する。粒度約２〜
３ミクロンの粒子を含む大粒子結晶質膜を生長させるこ
とができた。
同様に、第５図においては、付着させたまゝ（曲線
Ｃ）および深植込み（曲線Ｄ）のPECVD無定形ケイ素の
結晶化動力学間の差異を容易に理解することができる。
この場合、付着させたまゝ（植込みしてない）の膜は60
0℃でアニーリングしたとき約16時間の核生成の遅延を
示す。しかしながら、深植込み後は、前記と同様な結果
が現われる、即ち、遅延は長くなり、最大粒度は増大す
る。
Ｃ）および深植込み（曲線Ｄ）のPECVD無定形ケイ素の
結晶化動力学間の差異を容易に理解することができる。
この場合、付着させたまゝ（植込みしてない）の膜は60
0℃でアニーリングしたとき約16時間の核生成の遅延を
示す。しかしながら、深植込み後は、前記と同様な結果
が現われる、即ち、遅延は長くなり、最大粒度は増大す
る。
第６図においては、最適界面破壊条件（RPtSi＋１
σ、こゝにRPは植込み形態のピークであり、tSiは無定
形ケイ素膜の厚さであり、σは植込み形態の標準偏差で
ある）での、複合膜構造体14上に重ねた植込みイオン濃
度深さ形態Ｅを示す。劣化形態（最高付着動力学エネル
ギーイオン濃度深さ形態）のピークが約１の標準偏差に
よって植込み形態のピーク（RP）を遅らせることは、ジ
ャーナル オブ アプライド フィジィックス（Journa
l of Applied Physics）、Vol.46、No.8、（1975年８
月）において公表されたブライスによる“リコイル コ
ントリビューション ツー イオン−インプラネーショ
ン エネルギー−デポジション ディストリビューショ
ン（Recoil Contribution to Ion−Implanation Energy
−Deposition Distributions）”に報告されているよう
に周知のことである。従って、第６図の曲線Ｆは最大破
壊が植込み濃度形態のピーク（RP）が界面から基体10へ
約１の標準偏差で位置するときの界面で起っていること
を明らかに示唆している。
σ、こゝにRPは植込み形態のピークであり、tSiは無定
形ケイ素膜の厚さであり、σは植込み形態の標準偏差で
ある）での、複合膜構造体14上に重ねた植込みイオン濃
度深さ形態Ｅを示す。劣化形態（最高付着動力学エネル
ギーイオン濃度深さ形態）のピークが約１の標準偏差に
よって植込み形態のピーク（RP）を遅らせることは、ジ
ャーナル オブ アプライド フィジィックス（Journa
l of Applied Physics）、Vol.46、No.8、（1975年８
月）において公表されたブライスによる“リコイル コ
ントリビューション ツー イオン−インプラネーショ
ン エネルギー−デポジション ディストリビューショ
ン（Recoil Contribution to Ion−Implanation Energy
−Deposition Distributions）”に報告されているよう
に周知のことである。従って、第６図の曲線Ｆは最大破
壊が植込み濃度形態のピーク（RP）が界面から基体10へ
約１の標準偏差で位置するときの界面で起っていること
を明らかに示唆している。
第７、８および９図は600℃でアニーリングした815Å
のLPCVD無定形ケイ素膜のＸ線回折強度で示したとき粒
子成長動力学上の植込みエネルギーおよび投射量の効果
を示す。第７図では、無定形ケイ素膜12内で界面より少
し浅いところでのイオン種28Si+植込み（RP＝tSi−１
σ）が40KeVの植込みエネルギーで達成されている。強
投射依存性が観察できる。事実、１×1015cm-2の最小の
投射量による膜は付着させたまゝの膜と実質的に同じに
挙動する。著しく大きい投射量が与えられたとき（２×
1015および４×1015）は、結晶化遅延と大粒子成長が得
られる。
のLPCVD無定形ケイ素膜のＸ線回折強度で示したとき粒
子成長動力学上の植込みエネルギーおよび投射量の効果
を示す。第７図では、無定形ケイ素膜12内で界面より少
し浅いところでのイオン種28Si+植込み（RP＝tSi−１
σ）が40KeVの植込みエネルギーで達成されている。強
投射依存性が観察できる。事実、１×1015cm-2の最小の
投射量による膜は付着させたまゝの膜と実質的に同じに
挙動する。著しく大きい投射量が与えられたとき（２×
1015および４×1015）は、結晶化遅延と大粒子成長が得
られる。
図示してないけれども、本発明者等は膜中位（RP＝1/
2tSi）で２×1015cm-2の投射量により植込んだ膜の結晶
化動力学は付着したまゝの膜のそれと同じであることを
観察している。第８図では、界面での28Si植込み（RP＝
tSi）が58KeVの植込みエネルギーで得られている。使用
した投射量の各々には大粒子成長を得るのに十分に高い
ものである。最良でかつ最も一貫した結果は第９図にお
いて見られ、界面よりもSiO2基体10へ少し深いところ
（RP＝tSi＋10）での28Si+植込みが92KeVの植込みエネ
ルギーで得られている。核生成遅延時間はおよそ同じで
あるが粒度は実質的に大きい。すべての投射量が同じ遅
延と粒度をもたらし、従って、破壊限界値を越えている
と結論付できることに留意すべきである。
2tSi）で２×1015cm-2の投射量により植込んだ膜の結晶
化動力学は付着したまゝの膜のそれと同じであることを
観察している。第８図では、界面での28Si植込み（RP＝
tSi）が58KeVの植込みエネルギーで得られている。使用
した投射量の各々には大粒子成長を得るのに十分に高い
ものである。最良でかつ最も一貫した結果は第９図にお
いて見られ、界面よりもSiO2基体10へ少し深いところ
（RP＝tSi＋10）での28Si+植込みが92KeVの植込みエネ
ルギーで得られている。核生成遅延時間はおよそ同じで
あるが粒度は実質的に大きい。すべての投射量が同じ遅
延と粒度をもたらし、従って、破壊限界値を越えている
と結論付できることに留意すべきである。
無定形ケイ素膜を基体上に付着させる場合、一方が純
Siで他方がSiO2である２つの層の間には分子的にシャー
プな界面が存在する。十分な動力学的エネルギーを加え
る本発明の目的はこのシャープな界面をイオン混合によ
って混乱させ変性して界面での核生成のためのエネルギ
ー条件を変化させることである。次の説明は深イオン植
込みによる粒度促進機構の本発明者等の現在のところの
理解である。即ち、界面の近くに与えられたイオンエネ
ルギーは界面に隣接する基体のSiO2結合を破壊し、酸素
原子をケイ素膜中に反跳せしめる。ケイ素膜中での反跳
酸素の存在は無定形ケイ素の容量的自由エネルギーを変
化させることによって核生成過程を遅延させるものと信
じている。換言すれば、本発明者等は界面を核生成する
のが効果的に順調でないように変性することによって核
生成過程を抑制している。
Siで他方がSiO2である２つの層の間には分子的にシャー
プな界面が存在する。十分な動力学的エネルギーを加え
る本発明の目的はこのシャープな界面をイオン混合によ
って混乱させ変性して界面での核生成のためのエネルギ
ー条件を変化させることである。次の説明は深イオン植
込みによる粒度促進機構の本発明者等の現在のところの
理解である。即ち、界面の近くに与えられたイオンエネ
ルギーは界面に隣接する基体のSiO2結合を破壊し、酸素
原子をケイ素膜中に反跳せしめる。ケイ素膜中での反跳
酸素の存在は無定形ケイ素の容量的自由エネルギーを変
化させることによって核生成過程を遅延させるものと信
じている。換言すれば、本発明者等は界面を核生成する
のが効果的に順調でないように変性することによって核
生成過程を抑制している。
イオン植込み後、原子は高破壊状態で待期し十分な熱
エネルギーが与えられて原子自体を結晶格子方向に再配
列させる。熱アニーリングを開始するとき、原子はより
急速に振動し原子自体を規則正しい格子に整列し始め
る。原子はランダムに配列されるので、原子は先ず小群
生または芽胞を形成し、これは短い寿命を有しさらにエ
ネルギーを必要として臨界的な核の大きさに成長し続け
る。臨界的核が一旦形成されると、結晶は、エネルギー
が供給される限り、そのさらなる成長が隣接結晶の成長
と拮抗することにより抑制されるまで成長し始める。
エネルギーが与えられて原子自体を結晶格子方向に再配
列させる。熱アニーリングを開始するとき、原子はより
急速に振動し原子自体を規則正しい格子に整列し始め
る。原子はランダムに配列されるので、原子は先ず小群
生または芽胞を形成し、これは短い寿命を有しさらにエ
ネルギーを必要として臨界的な核の大きさに成長し続け
る。臨界的核が一旦形成されると、結晶は、エネルギー
が供給される限り、そのさらなる成長が隣接結晶の成長
と拮抗することにより抑制されるまで成長し始める。
本発明のランダム核生成法はアニーリング温度を低下
させることにより大粒子を得るように調整できる。第10
図においては、ランダム結晶過程における逆数温度（1/
T）の関数とし、結晶粒子の核生成速度（Ｎ｛事像/cm2
−秒｝と成長速度（Ｇ｛cm/秒｝の自然対数（ln）をプ
ロットしたものである。一定のアニール温度の低下にお
いて、核生成はよりゆっくりと進行し、少な目の核が形
成されるので、形成する核からの成長はより大きい粒子
を与える。上記のプロットは、熱活性化過程であるの
で、アレーニウスの法則の式、即ち、核生成用の式｛ln
（Ｎ）＝ln（No）−（QN/KT）｝および成長用の式｛ln
（Ｇ）＝ln（Go）−（QG/KT）｝にきっちりと従ってい
る。核生成用の活性化エネルギーQNは成長用のエネルギ
ーQGよりも大きいので、第10図のプロットによりグラフ
によって示しているように、アニール温度を下げたとき
成長に対してよりも核生成に対して強い影響を期待でき
る。例として、1000Åの厚さのSi+植込みLPCVD無定形ケ
イ素膜においては、QN＝3.0eV、QG＝1.6eVである。アニ
ーリング温度を600℃から560℃に下げることによって、
核生成速度（Ｎ）は因子6.8まで低下するが成長速度
（Ｇ）はわずかに因子2.8まで低下するのみである。核
生成密度が面積寸法であり、粒度を通常平均線寸法（直
径）で測定していることを考えれば、約８ミクロンまで
の粒度増大の指数として核生成速度（2.6×）の平方根
を用いなければならない。結晶化飽和に必要な相応に長
いアニール時間（2.8×）は実施するのに依然として全
く実際的である。
させることにより大粒子を得るように調整できる。第10
図においては、ランダム結晶過程における逆数温度（1/
T）の関数とし、結晶粒子の核生成速度（Ｎ｛事像/cm2
−秒｝と成長速度（Ｇ｛cm/秒｝の自然対数（ln）をプ
ロットしたものである。一定のアニール温度の低下にお
いて、核生成はよりゆっくりと進行し、少な目の核が形
成されるので、形成する核からの成長はより大きい粒子
を与える。上記のプロットは、熱活性化過程であるの
で、アレーニウスの法則の式、即ち、核生成用の式｛ln
（Ｎ）＝ln（No）−（QN/KT）｝および成長用の式｛ln
（Ｇ）＝ln（Go）−（QG/KT）｝にきっちりと従ってい
る。核生成用の活性化エネルギーQNは成長用のエネルギ
ーQGよりも大きいので、第10図のプロットによりグラフ
によって示しているように、アニール温度を下げたとき
成長に対してよりも核生成に対して強い影響を期待でき
る。例として、1000Åの厚さのSi+植込みLPCVD無定形ケ
イ素膜においては、QN＝3.0eV、QG＝1.6eVである。アニ
ーリング温度を600℃から560℃に下げることによって、
核生成速度（Ｎ）は因子6.8まで低下するが成長速度
（Ｇ）はわずかに因子2.8まで低下するのみである。核
生成密度が面積寸法であり、粒度を通常平均線寸法（直
径）で測定していることを考えれば、約８ミクロンまで
の粒度増大の指数として核生成速度（2.6×）の平方根
を用いなければならない。結晶化飽和に必要な相応に長
いアニール時間（2.8×）は実施するのに依然として全
く実際的である。
本発明方法は、３つの重要な理由により、前出のノグ
チ等およびカン等の論文に報告されているような多結晶
質膜よりもむしろ無定形半導体膜の使用に基づいている
ことに留意すべきである。第一に、無定形膜は多結晶質
膜に必要な温度（625℃以上）よりも低い温度（約580
℃）で実際的に付着でき、この事実は上記高温度が限界
ぎりぎりでしか好ましい低コストガラス基体と適合しな
いので有意である。第２に、付着させたまゝの無定形ケ
イ素膜は極めて平滑な表面を有し、これは伝導に表面チ
ャンネルに依存しているMOSFETにおいては高移動性を維
持するのに重要である。付着させたまゝの多結晶質膜に
おいてより典型的であるような粗表面はその後で形成し
た装置におけるキャリヤーをチャンネルを通るとき拡散
せしめ、かくしてキャリヤー移動性を低下させる。第３
に、与えられた一連の植込み条件において、粒度をアニ
ーリング温度を変化させることによって調整できる。こ
れに対し、当該技術において公知の再結晶型無定形化多
結晶質膜の粒度はその予じめ存在する核のために予じめ
決定している。
チ等およびカン等の論文に報告されているような多結晶
質膜よりもむしろ無定形半導体膜の使用に基づいている
ことに留意すべきである。第一に、無定形膜は多結晶質
膜に必要な温度（625℃以上）よりも低い温度（約580
℃）で実際的に付着でき、この事実は上記高温度が限界
ぎりぎりでしか好ましい低コストガラス基体と適合しな
いので有意である。第２に、付着させたまゝの無定形ケ
イ素膜は極めて平滑な表面を有し、これは伝導に表面チ
ャンネルに依存しているMOSFETにおいては高移動性を維
持するのに重要である。付着させたまゝの多結晶質膜に
おいてより典型的であるような粗表面はその後で形成し
た装置におけるキャリヤーをチャンネルを通るとき拡散
せしめ、かくしてキャリヤー移動性を低下させる。第３
に、与えられた一連の植込み条件において、粒度をアニ
ーリング温度を変化させることによって調整できる。こ
れに対し、当該技術において公知の再結晶型無定形化多
結晶質膜の粒度はその予じめ存在する核のために予じめ
決定している。
一見すると、本発明と従来技術の教示における半導体
膜を支持している基体の露出表面を介してのイオン種の
植込みと間には強い類似性が存在するように見える。そ
れは事実でない、何故ならば、本発明の植込みは全く異
なる目的で行い、従って、種々に制御されるからであ
る。公知方法においては、イオン植込み工程は所定の角
度で行って多結晶質膜の結晶格子構造を破壊しその殆ん
どを無定形状態に転化している。方向付したイオンビー
ムは結晶の殆んどを破壊するけれども、これは膜中に幾
分かの核を残存させ、それから粒子成長がアニーリング
が開始するとすぐに始まることで臨界的である。本発明
においては、成長を開始する粒子核が存在せずまたイオ
ン植込み工程を界面を“撹き混ぜ”て核生成を遅延する
に十分なエネルギーを与えるために行っている。核生成
が開始するときはランダムに始まり予じめ存在する核か
らは開始しない。
膜を支持している基体の露出表面を介してのイオン種の
植込みと間には強い類似性が存在するように見える。そ
れは事実でない、何故ならば、本発明の植込みは全く異
なる目的で行い、従って、種々に制御されるからであ
る。公知方法においては、イオン植込み工程は所定の角
度で行って多結晶質膜の結晶格子構造を破壊しその殆ん
どを無定形状態に転化している。方向付したイオンビー
ムは結晶の殆んどを破壊するけれども、これは膜中に幾
分かの核を残存させ、それから粒子成長がアニーリング
が開始するとすぐに始まることで臨界的である。本発明
においては、成長を開始する粒子核が存在せずまたイオ
ン植込み工程を界面を“撹き混ぜ”て核生成を遅延する
に十分なエネルギーを与えるために行っている。核生成
が開始するときはランダムに始まり予じめ存在する核か
らは開始しない。
上述の記載は単に例示としてなされたものであること
を理解すべきである。例えば、本発明を二酸化ケイ素基
体に関して説明しているけれども、本発明は炭化ケイ
素、窒化ケイ素または他の適当な基体においても実施で
きる。そのような場合、深イオン植込み後、炭素、窒素
または他の原子を界面に反跳させ核生成を変化させるで
あろう。同様に、無定形半導体材料はケイ素、ゲルマニ
ウム、ケイ素とゲルマニウムとの合金、ケイ素と炭素の
合金、または他の適当な材料であり得る。従って、記載
したプロセスパラメーターおよび材料における数多くの
変形が特許請求する本発明の真の精神および範囲を離れ
ることなくなされ得るであろう。
を理解すべきである。例えば、本発明を二酸化ケイ素基
体に関して説明しているけれども、本発明は炭化ケイ
素、窒化ケイ素または他の適当な基体においても実施で
きる。そのような場合、深イオン植込み後、炭素、窒素
または他の原子を界面に反跳させ核生成を変化させるで
あろう。同様に、無定形半導体材料はケイ素、ゲルマニ
ウム、ケイ素とゲルマニウムとの合金、ケイ素と炭素の
合金、または他の適当な材料であり得る。従って、記載
したプロセスパラメーターおよび材料における数多くの
変形が特許請求する本発明の真の精神および範囲を離れ
ることなくなされ得るであろう。
第１図は無定形ケイ素膜を上に有する絶縁体基体の断面
図である。 第２図はイオン植込みされた第１図の複合膜構造体の断
面図である。 第３図はイオン植込みによって生じた界面破壊を示す第
１図の構造体の断面図である。 第４図は付着させたまゝおよび植込みLPCVD（低圧化学
蒸着）無定形ケイ素膜のアニーリング時間の関数として
の列理度を示す代表的曲線である。 第５図は付着させたまゝおよび植込みPECVD（プラズマ
促進化学蒸着）無定形ケイ素膜のアニーリング時間の関
数としての列理度を示す代表的な曲線である。 第６図は列理度促進のための複合膜構造体の界面に対し
ての最適植込みイオン密度分布の理想化図を示す。 第７図はLPCVD無定形膜とその基体との間の界面よりも
少し浅いところに位置する植込み濃度ピークの植込み量
の関数としての列理度を示す実験曲線である。 第８図は界面での植込み濃度ピークの植込み量の関数と
しての列理度を示す実験曲線である。 第９図は界面よりも少し深いところに位置する植込み濃
度ピークの植込み量の関数としての列理度を示す実験曲
線である。 第10図はランダム結晶過程における核生成速度および成
長速度の温度依存性を示す。 10……ガラス基体 12……無定形ケイ素層 18……良形成界面 20……不良形成界面
図である。 第２図はイオン植込みされた第１図の複合膜構造体の断
面図である。 第３図はイオン植込みによって生じた界面破壊を示す第
１図の構造体の断面図である。 第４図は付着させたまゝおよび植込みLPCVD（低圧化学
蒸着）無定形ケイ素膜のアニーリング時間の関数として
の列理度を示す代表的曲線である。 第５図は付着させたまゝおよび植込みPECVD（プラズマ
促進化学蒸着）無定形ケイ素膜のアニーリング時間の関
数としての列理度を示す代表的な曲線である。 第６図は列理度促進のための複合膜構造体の界面に対し
ての最適植込みイオン密度分布の理想化図を示す。 第７図はLPCVD無定形膜とその基体との間の界面よりも
少し浅いところに位置する植込み濃度ピークの植込み量
の関数としての列理度を示す実験曲線である。 第８図は界面での植込み濃度ピークの植込み量の関数と
しての列理度を示す実験曲線である。 第９図は界面よりも少し深いところに位置する植込み濃
度ピークの植込み量の関数としての列理度を示す実験曲
線である。 第10図はランダム結晶過程における核生成速度および成
長速度の温度依存性を示す。 10……ガラス基体 12……無定形ケイ素層 18……良形成界面 20……不良形成界面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャオ イューアン ワン アメリカ合衆国 カリフォルニア州 95014 クーパーティノ パインヴィル アベニュー 10509 (56)参考文献 特開 昭58−122036（ＪＰ，Ａ) 特開 昭61−174621（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性材料の層を用意する工程、 上記絶縁性材料の層上に無定形半導体材料の層を付着さ
せて複合構造体を形成する工程、 該複合構造体中にイオン種を植え込む工程であって、植
え込みの領域が無定形材料の層と絶縁性材料の層との界
面付近になるような植え込みエネルギー及び投射量で植
え込み、無定形材料の層へ反跳する十分な原子を該絶縁
性材料の層から発生させることにより該界面を破壊し、
よって該無定形材料の層が核生成し及び粒子が成長する
のにエネルギー的に抑制され、及び 該複合構造体をアニーリングする工程であって、該無定
形材料の層における核生成速度が粒子成長速度よりも小
さくなるような温度且つ定常状態でアニーリングし、よ
って該無定形材料の層中でランダム核生成が起こり粒子
成長飽和により大粒子多結晶質膜を形成すること、 を含む大粒子多結晶質膜の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9825987A | 1987-09-18 | 1987-09-18 | |
| US098259 | 1987-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01108379A JPH01108379A (ja) | 1989-04-25 |
| JP2746606B2 true JP2746606B2 (ja) | 1998-05-06 |
Family
ID=22268436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225497A Expired - Fee Related JP2746606B2 (ja) | 1987-09-18 | 1988-09-08 | 大粒子多結晶質膜の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0308166B1 (ja) |
| JP (1) | JP2746606B2 (ja) |
| DE (1) | DE3882856T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290712A (en) * | 1989-03-31 | 1994-03-01 | Canon Kabushiki Kaisha | Process for forming crystalline semiconductor film |
| DE69031880T2 (de) * | 1989-03-31 | 1998-05-20 | Canon Kk | Verfahren zur Herstellung eines halbleitenden kristallinen Filmes |
| DE59010851D1 (de) * | 1989-04-27 | 1998-11-12 | Max Planck Gesellschaft | Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren |
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
| US5207863A (en) * | 1990-04-06 | 1993-05-04 | Canon Kabushiki Kaisha | Crystal growth method and crystalline article obtained by said method |
| US5385865A (en) * | 1990-04-26 | 1995-01-31 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften | Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface |
| DE4114162A1 (de) * | 1990-05-02 | 1991-11-07 | Nippon Sheet Glass Co Ltd | Verfahren zur herstellung eines polykristallinen halbleiterfilms |
| TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
| JP2982739B2 (ja) * | 1997-04-22 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122036A (ja) * | 1982-01-12 | 1983-07-20 | Matsushita Electric Ind Co Ltd | 多結晶体膜の製造方法 |
| US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
| JPS61174621A (ja) * | 1985-01-28 | 1986-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜結晶の製造方法 |
-
1988
- 1988-09-08 JP JP63225497A patent/JP2746606B2/ja not_active Expired - Fee Related
- 1988-09-13 EP EP88308427A patent/EP0308166B1/en not_active Expired - Lifetime
- 1988-09-13 DE DE88308427T patent/DE3882856T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3882856D1 (de) | 1993-09-09 |
| EP0308166B1 (en) | 1993-08-04 |
| JPH01108379A (ja) | 1989-04-25 |
| EP0308166A2 (en) | 1989-03-22 |
| EP0308166A3 (en) | 1990-02-21 |
| DE3882856T2 (de) | 1993-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904611A (en) | Formation of large grain polycrystalline films | |
| EP0390608B1 (en) | Method for forming semiconductor thin-film and resulting semiconductor thin-film | |
| JPS6310573A (ja) | 半導体装置の製造方法 | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPH0235468B2 (ja) | ||
| JP2746606B2 (ja) | 大粒子多結晶質膜の製造方法 | |
| US4818711A (en) | High quality oxide on an ion implanted polysilicon surface | |
| JP3389448B2 (ja) | アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法 | |
| US6057213A (en) | Methods of forming polycrystalline semiconductor layers | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JPH0491425A (ja) | 半導体装置の製造方法 | |
| JP3515132B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH05109638A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JP3059195B2 (ja) | 多結晶質シリコン層の製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JP2844601B2 (ja) | 半導体薄膜の形成方法 | |
| Wu et al. | Crystallization of silicon ion implanted LPCVD amorphous silicon films for high performance poly-TFT | |
| JPH0311618A (ja) | 半導体の製造法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPH0752715B2 (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH059090A (ja) | 結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |