JP3306925B2 - 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体結晶の成長方法
及びＭＯＳ型トランジスタの作製方法に関する。

【０００２】

【従来の技術】アモルファス状シリコンあるいはポリシ
リコンの薄膜を用いた薄膜トランジスタ（以下、ＴＦＴ
と略す）を負荷素子に用いた積層型ＳＲＡＭが提案され
ている。また、ＴＦＴは、ＬＣＤ用液晶パネルにも使用
されている。オン電流特性、サブスレッショールド特
性、オン／オフ電流比等に高性能を要求されるＴＦＴに
おいては、一般にポリシリコン薄膜が用いられる。そし
て、ポリシリコン結晶粒の大きさを大きくし（大粒径
化）、併せて双晶密度を低減してポリシリコン結晶粒内
のトラップ密度を低下させることによって、これらＳＲ
ＡＭやＴＦＴの特性の向上を図る努力が進められてい
る。

【０００３】ポリシリコン結晶粒の形成は、従来、通常
の化学的気相成長法、あるいはランダム固相成長法によ
って行われている。しかしながら、通常の化学的気相成
長法では、大きなポリシリコン結晶粒を形成しようとし
た場合、均一な膜質を有し且つ低リークで高移動度を有
するポリシリコン膜を形成することが困難である。ラン
ダム固相成長法では、ポリシリコン結晶粒の粒径が１μ
ｍ以上の大粒径化されたポリシリコン薄膜を形成するこ
とが可能であるが、ポリシリコン結晶粒を選択的に成長
させることが難しく、しかもＴＦＴ活性領域内に結晶粒
界が存在することが多い。その結果、粒界領域の多少に
よってＴＦＴ特性にばらつきが生じ、ＴＦＴのライフタ
イムの短縮を招く。

【０００４】また、ポリシリコン結晶粒（グレイン）の
大粒径化を図るためには、シリコン核（シード）の面密
度が低いアモルファスシリコンを熱処理して、ポリシリ
コン結晶粒を形成させることが必要であるが、シリコン
核の面密度が低いと、結晶成長を開始するまでに要する
熱処理時間が長くなるという問題がある（図７参照）。
図７においては、厚さ１００ｎｍのアモルファス状シリ
コン薄膜全面にＳｉ⁺をイオン注入し、これによってシ
リコン核の面密度を低下させている。Ｓｉ⁺のドーズ量
は、それぞれ、１．５×１０¹⁴／ｃｍ²、５×１０¹⁴／
ｃｍ²、１．５×１０¹⁵／ｃｍ²、５×１０¹⁵／ｃｍ²で
ある。Ｓｉ⁺のドーズ量が増加するに従い、シリコン核
の面密度が低下し、成長したポリシリコン結晶粒の大き
さは大きくなるが、結晶成長に要する時間が長くなるこ
とが判る。尚、結晶成長の温度は６００゜Ｃである。

【０００５】ポリシリコン薄膜を用いた場合のこれらの
問題を改善するために、近年、アモルファス化のための
Ｓｉ⁺注入ドーズ量を所定の位置において少なくしてお
き、かかる所定の位置に結晶化のためのシリコン核を形
成する方法が提案されている（H. Kumomi 他、"Control
of Grain-Location in Solid State Crystallization
of Si"、Extended Abstracts of the 22nd (1990 Inter
national) Conferenceon Solid State Devices and Mat
erials, Sendai, 1990, pp 1159-1160、及び特開平３−
１２５４２２号公報参照）。

【０００６】特開平３−１２５４２２号公報に開示され
た方法を、図８の形成工程図に基づき説明する。先ず、
図８の（Ａ）に示すように、ＳｉＯ₂層５１上のポリシ
リコン層５２に低ドーズ量でシリコン（Ｓｉ⁺）をイオ
ン注入する。次いで、図８の（Ｂ）に示すように、ポリ
シリコン層５２の上面にリソグラフィー技術を用いてレ
ジストマスク５３を形成し、レジストマスク５３で被覆
されていないポリシリコン層５２に高ドーズ量でＳｉ⁺
を選択的にイオン注入する。その後、レジストマスク５
３を除去して、図８の（Ｃ）に示すように、低温固相成
長法によって低ドーズ量にてイオン注入した領域を中心
にしてシリコン結晶を成長させ、単結晶シリコン領域５
４を形成する。

【０００７】あるいは又、所定の位置以外をポリシリコ
ン／ＳｉＯ₂層で被覆した後レーザ光を照射して、シリ
コン核を形成させる方法が本出願人によって提案されて
いる（特願平３−２８５７２０号参照）。この方法は、
図９の（Ａ）に示すように、第１の工程で基板６１に形
成したＳｉＯ₂層６２上の非晶質半導体層６３の上面に
リソグラフィー技術を用いて遮光性マスク６４を形成す
る。次いで、第２の工程で、遮光性マスク６４を用い
て、非晶質半導体層にエキシマレーザ光を照射して結晶
成長させるシリコン核６５を発生させる（図９の（Ｂ）
参照）。続いて、第３の工程で、低温固相アニール処理
を施すことで非晶質半導体層６３に発生させたシリコン
核６５より結晶を成長させて、単結晶領域６６を形成す
る（図９の（Ｃ）参照）。

【０００８】特開平３−１２５４２２号公報あるいは特
願平３−２８５７２０号に記載されたこれらの方法にお
いては、低い温度での固相成長により所定の位置におい
て結晶の大粒径化を行い、かかる結晶内にＴＦＴを作製
する。尚、このような方法で作製されたＴＦＴは、シー
ド位置制御単一結晶粒ＴＦＴと呼ばれる。かかるＴＦＴ
は活性領域内に粒界を有さないため、特性にばらつきの
無い高性能のＴＦＴを得ることが期待される。また、Ｔ
ＦＴのそれぞれを単一結晶粒内に形成することができる
ため、均一性の高い複数のＴＦＴを作製することができ
るとされている。

【０００９】

【発明が解決しようとする課題】しかしながら、これら
の２つの方法でも、大粒径のポリシリコン結晶粒を形成
すべき所定の位置（領域）以外の領域において、固相成
長の過程で不要なシリコン核あるいは結晶核（以下、単
に、不要な結晶核等と略すこともある）が形成され、か
かる不要な結晶核等が、ポリシリコン結晶粒の大粒径化
あるいは双晶密度の低減を阻害する原因となっている。
尚、結晶核とは、シリコン核（シード）を熱処理するこ
とによって、シリコン核から生成、成長される微細なポ
リシリコン結晶粒であって、所望の大きさのポリシリコ
ン結晶粒には至らないものを指す。

【００１０】従って、本発明の目的は、大粒径のポリシ
リコン結晶粒を形成すべき所定の位置（領域）以外の領
域において、固相成長の過程で不要な結晶核等が形成さ
れることを防止し、かかる不要な結晶核等がポリシリコ
ン結晶粒の大粒径化あるいは双晶密度の低減を阻害する
ことがなく、しかも、結晶成長時間を短縮化し得る、半
導体結晶の成長方法及びＭＯＳ型トランジスタの作製方
法を提供することにある。

【００１１】

【課題を解決するための手段】上記の目的は、アモルフ
ァス状シリコン薄膜の所定の領域に結晶化のためのシリ
コン核を形成し、次いでシリコン核を固相成長させて大
粒径のポリシリコン結晶粒を形成する半導体結晶の成長
方法であって、 （イ）アモルファス状シリコン薄膜に、イオン注入によ
ってシリコン核を形成する工程と、（ロ）結晶核を形成すべきアモルファス状シリコン薄膜
の所定の領域をレジストで覆い、露出したアモルファス
状シリコン薄膜にイオンを注入した後、レジストを除去
する工程と、 （ハ） シリコン核を固相成長させて、結晶核を形成する
第１の固相成長工程と、（ニ） 所定の領域以外の領域にイオン注入を施し、これ
によって該所定の領域以外の領域から不要なシリコン核
あるいは結晶核を除去する工程と、（ホ） 結晶核を固相成長させて大粒径のポリシリコン結
晶粒を形成する第２の固相成長工程、から成ることを特
徴とする本発明の第１の態様に係る半導体結晶の成長方
法により達成し得る。

【００１２】上記の目的は、アモルファス状シリコン薄
膜の所定の領域に結晶化のためのシリコン核を形成し、
次いでシリコン核を固相成長させて大粒径のポリシリコ
ン結晶粒を形成する半導体結晶の成長方法であって、 （イ）結晶核を形成すべきアモルファス状シリコン薄膜
の所定の領域以外の領域をレジストで覆い、レーザ照射
あるいはフォーカスト・イオン・ビームによって、露出
したアモルファス状シリコン薄膜にシリコン核を形成す
る工程と 、（ロ）シリコン核を固相成長させて、結晶核を形成する
第１の固相成長工程と、 （ハ）所定の領域以外の領域にイオン注入を施し、これ
によって該所定の領域以外の領域から不要なシリコン核
あるいは結晶核を除去する工程と、 （ニ）結晶核を固相成長させて大粒径のポリシリコン結
晶粒を形成する第２の固相成長工程、から成ることを特
徴とする本発明の第２の態様に係る半導体結晶の成長方
法により達成し得る。

【００１３】本発明の第１の態様若しくは第２の態様に
係る半導体結晶の成長方法においては、イオン注入にお
けるイオン種はＳｉ⁺から成り、あるいは又、Ｂ⁺、ＢＦ
₂ ⁺、Ａｓ⁺、又はＰ⁺から成ることが望ましい。

【００１４】更に、上記の目的は、アモルファス状シリ
コン薄膜の所定の領域に結晶化のためのシリコン核を形
成し、次いでシリコン核を固相成長させて大粒径のポリ
シリコン結晶粒を形成させつつ、かかるポリシリコン結
晶粒にゲート領域及びソース・ドレイン領域を形成する
ＭＯＳ型トランジスタの作製方法であって、 （イ）アモルファス状シリコン薄膜に、イオン注入によ
ってシリコン核を形成する工程と、（ロ）結晶核を形成すべきアモルファス状シリコン薄膜
の所定の領域をレジストで覆い、露出したアモルファス
状シリコン薄膜にイオンを注入した後、レジストを除去
する工程と、 （ハ） シリコン核を固相成長させて、結晶核を形成する
第１の固相成長工程と、（ニ） 所定の領域以外の領域にイオン注入を施し、これ
によって、該所定の領域以外の領域から不要なシリコン
核あるいは結晶核を除去し、且つ、該所定の領域以外の
領域にソース・ドレイン形成予定領域を形成する工程
と、（ホ） 結晶核を固相成長させて大粒径のポリシリコン結
晶粒を形成する第２の固相成長工程、を具備することを
特徴とする本発明の第１の態様に係るＭＯＳ型トランジ
スタの作製方法により達成し得る。

【００１５】更に、上記の目的は、アモルファス状シリ
コン薄膜の所定の領域に結晶化のためのシリコン核を形
成し、次いでシリコン核を固相成長させて大粒径のポリ
シリコン結晶粒を形成させつつ、かかるポリシリコン結
晶粒にゲート領域及びソース・ドレイン領域を形成する
ＭＯＳ型トランジスタの作製方法であって、 （イ）結晶核を形成すべきアモルファス状シリコン薄膜
の所定の領域以外の領域をレジストで覆い、レーザ照射
あるいはフォーカスト・イオン・ビームによって、露出
したアモルファス状シリコン薄膜にシリコン核を形成す
る工程と 、（ロ）シリコン核を固相成長させて、結晶核を形成する
第１の固相成長工程と、 （ハ）所定の領域以外の領域にイオン注入を施し、これ
によって、該所定の領域以外の領域から不要なシリコン
核あるいは結晶核を除去し、且つ、該所定の領域以外の
領域にソース・ドレイン形成予定領域を形成する工程
と、 （ニ）結晶核を固相成長させて大粒径のポリシリコン結
晶粒を形成する第２の固相成長工程、を具備することを
特徴とする本発明の第２の態様に係るＭＯＳ型トランジ
スタの作製方法により達成し得る。

【００１６】

【作用】本発明の半導体結晶の成長方法においては、所
定の領域以外の領域にイオン注入を施し、これによって
所定の領域以外の領域から不要な結晶核等を除去する。
その結果、次の第２の固相成長工程で、結晶核を固相成
長させて大粒径のポリシリコン結晶粒を形成させる際、
所定の領域（場合によっては、所定の領域の近傍を含
む）にのみ結晶核が存在するので、かかる結晶核から大
粒径のポリシリコン結晶粒を形成することができる。し
かも、所定の領域以外の領域から不要な結晶核等が除去
されているので、かかる所定の領域以外の領域における
不要な結晶核等がポリシリコン結晶粒の大粒径化あるい
は双晶密度の低減を阻害することがなくなる。

【００１７】また、本発明のＭＯＳ型トランジスタの作
製方法においては、本発明の半導体結晶の成長方法にお
ける作用の他に、同時に、所定の領域以外の領域にソー
ス・ドレイン領域が形成されるので、ＭＯＳ型トランジ
スタの作製工程の簡素化を図ることができる。

【００１８】

【実施例】（従来例） 本発明の説明に入る前に、一般的なＴＦＴ用シリコン薄
膜の形成方法について、以下説明する。 ［工程−１０］ 先ず、絶縁材から成る基材１０上に、ＣＶＤ法によりポ
リシリコン層１２を堆積させる（図１０の（Ａ）の模式
的断面図参照）。

【００１９】［工程−２０］ 次いで、全面に低ドーズ量（例えば４×１０¹⁴／ｃｍ²
程度）のＳｉ⁺等をイオン注入し、ポリシリコン層１２
にシリコン核を形成する。次いで、ポリシリコン結晶粒
を形成すべきポリシリコン層１２の領域（所定の領域）
１４をレジストで覆い、所定の領域以外の領域１６に高
ドーズ量（例えば２．４×１０¹⁵／ｃｍ²程度）のＳｉ⁺
等をイオン注入する（図１０の（Ｂ）の模式的平面図参
照）。

【００２０】これによってポリシリコン層１２における
シリコン核の形成、及びポリシリコン層の一部のアモル
ファス化が行われる。このアモルファス化の工程は、ポ
リシリコン結晶粒径の制御に重要なプロセスである。Ｓ
ｉ⁺等のイオン注入ドーズ量を高くすることにより、所
定の領域以外の領域１６において、十分にシリコン核の
密度を低くすることができる。これによって、次の工程
でより大きなポリシリコン結晶粒２４を得ることができ
る。

【００２１】［工程−３０］ 次に、シリコン核を低い温度にて固相成長させて大粒径
のポリシリコン結晶粒２４を形成する（図１０の（Ｃ）
の模式的平面図参照）。この工程は、具体的には、例え
ば、６００゜Ｃ程度の低温アニール工程とすることがで
きる。シリコン核の密度が十分低ければ、シリコン核相
互の間隔が広くなるので、固相成長に伴いポリシリコン
結晶粒は大きくなる。尚、この場合、結晶成長に要する
時間は長くなる（図７参照）。一方、シリコン核の密度
が高い場合、結晶成長に要する時間は短くなるが、シリ
コン核相互の間隔が狭くなるので、ポリシリコン結晶粒
の大きさは小さくなる（図７参照）。シリコン核の密度
は、［工程−２０］のイオン注入のドーズ量によって制
御される。

【００２２】［工程−２０］において、イオン注入を行
う代わりに、エキシマレーザアニール法でシリコン核の
形成の制御を行うことができる。即ち、先ず、アモルフ
ァス状シリコン薄膜の全面に２×１０¹⁵／ｃｍ²程度の
高ドーズ量のイオン注入を行いポリシリコン層１２をア
モルファス化した後、シリコン核を形成する所定の領域
以外をマスキングして、所定の領域にエキシマレーザに
よるレーザ照射を行い、シリコン核を形成する。以降、
［工程−３０］を実施する。

【００２３】こうして、ポリシリコン結晶粒２４が形成
されるが、所定の領域以外の領域１６においても、［工
程−３０］の低温アニール工程において、不要な結晶核
等２２が形成される。その結果、かかる不要な結晶核等
２２が、ポリシリコン結晶粒２４の大粒径化あるいは双
晶密度の低減を阻害する原因となる。

【００２４】以上に説明した方法においては、このよう
な問題が発生する。本発明は、以下に述べる方法によっ
てこれらの問題の解消を図っている。

【００２５】（実施例１） 実施例１は、本発明の第１の態様に係る半導体結晶の成
長方法に関する。以下、実施例１を工程を追って説明す
る。

【００２６】［工程−１００］ 先ず、所定の領域に結晶化のためのシリコン核を形成す
る。具体的には、先ず、絶縁材から成る基材１０上にア
モルファス状シリコン薄膜（ポリシリコン層）１２を、
ＣＶＤ法等により厚さ１００ｎｍ堆積させる。

【００２７】［工程−１１０］ 次いで、ポリシリコン層１２に低ドーズ量（例えば、７
０ｋｅＶ、１〜５×１０¹⁴／ｃｍ²程度）のＳｉ⁺等をイ
オン注入して、シリコン核を形成する。その後、ポリシ
リコン結晶粒を形成すべきポリシリコン層１２の領域
（所定の領域）１４をレジストで覆う。そして、レジス
トで覆われていない所定の領域以外の領域１６に高ドー
ズ量（例えば、７０ｋｅＶ、１〜５×１０¹⁵／ｃｍ²程
度）のＳｉ⁺等をイオン注入した後、レジストを除去す
る。これによって所定の領域以外の領域のポリシリコン
層はアモルファス化される。Ｓｉ⁺等のイオン注入ドー
ズ量を高くすることにより、所定の領域以外の領域にお
いて、十分にシリコン核の密度を減らすことができる。
この状態の模式的な平面図を図１の（Ａ）に、また、線
Ｂ−Ｂに沿った模式的な断面図を図１の（Ｂ）に示す。
所定の領域１４の形状は、例えば小さな正方形の孤立パ
ターンとすることができる。

【００２８】［工程−１２０］ その後、シリコン核を固相成長させて大粒径のポリシリ
コン結晶粒を形成する。そのために、先ず、シリコン核
を固相成長させて、結晶核を形成する（第１の固相成長
工程）。

【００２９】具体的には、例えば、５５０〜８００゜Ｃ
で０．５〜２０時間、シリコン核を固相成長させて、結
晶核２０を形成する。この状態の模式的な平面図を図２
の（Ａ）に示す。破線で示した所定の領域１４において
は、結晶核２０が成長する。また、所定の領域以外の領
域１６においても、シリコン核あるいは結晶核２２が発
生、成長する。このシリコン核あるいは結晶核２２は本
来不要なものであり、所定の領域内に存在する結晶核２
０が大粒径化することを阻害する原因となり、あるいは
結晶核２０における双晶密度の低減を阻害する原因とな
る。

【００３０】［工程−１３０］ 次いで、所定の領域以外の領域１６にイオン注入を施
し、これによって所定の領域以外の領域から不要な結晶
核等２２を除去する工程を実施する。

【００３１】即ち、全面にレジストを塗布し、フォトリ
ソグラフィ法によって所定の領域１４をレジストで被覆
する。尚、この所定の領域１４は、［工程−１１０］に
おける所定の領域と完全に一致していなくともよい。そ
の後、レジストで覆われていない所定の領域以外の領域
１６に高ドーズ量（例えば、７０ｋｅＶ、１〜５×１０
¹⁵／ｃｍ²程度）のＳｉ⁺等をイオン注入した後、レジス
トを除去する。これによって、所定の領域以外の領域１
６は再びアモルファス化され、所定の領域以外の領域１
６において不要な結晶核等２２が除去される。この状態
の模式的な平面図を図２の（Ｂ）に示す。

【００３２】［工程−１４０］ 次に、結晶核２０を固相成長させて大粒径のポリシリコ
ン結晶粒２４を形成する（第２の固相成長工程）。

【００３３】この第２の固相成長工程は、例えば、６０
０〜８００゜Ｃ、０．５〜２０時間とすることができ
る。あるいは、例えば、１０００〜１１００゜Ｃ、５秒
〜６０秒程度のＲＴＡ（Rapid Thermal Annealing）と
することもできる。こうして、図２の（Ｃ）に模式的な
平面図を示すポリシリコン結晶粒２４を得ることができ
る。

【００３４】このような工程によって、所定の領域以外
の領域１６における不要な結晶核等２２に妨害されるこ
となく、所定の領域１４あるいはその近傍に大粒径でし
かも双晶の少ないポリシリコン結晶粒２４を得ることが
できる。以降、ポリシリコン層１２の不要な部分をエッ
チング等によって除去し、ポリシリコン結晶粒２４から
トランジスタ等を作製する。

【００３５】（実施例２）実施例２は、本発明の第２の態様に係る半導体結晶の成
長方法に関する。 実施例２は、［工程−１１０］におけ
るシリコン核の形成方法が実施例１と異なる。その他の
工程は実施例１と同様とすることができる。以下、実施
例１との相違点について説明する。

【００３６】［工程−２００］ この工程は、実施例１の［工程−１００］と同様とする
ことができる。

【００３７】［工程−２１０］ 次いで、ポリシリコン層１２全体に、高ドーズ量（例え
ば、７０ｋｅＶ、１〜５×１０¹⁵／ｃｍ²程度）のＳｉ⁺
等をイオン注入する。これによってポリシリコン層１２
はアモルファス化される。Ｓｉ⁺等のイオン注入ドーズ
量を高くすることにより、ポリシリコン層１２におい
て、十分にシリコン核の密度を減らすことができる。

【００３８】その後、ポリシリコン結晶粒を形成すべき
ポリシリコン層１２の領域（所定の領域）１４以外の領
域１６をレジストで覆う。そして、レジストで覆われて
いない所定の領域１４に、エキシマレーザによるレーザ
照射（例えば、１５０ｍＪ／ｃｍ²の照射量）を行う。
これによって、所定の領域１４にシリコン核を形成する
ことができる。

【００３９】［工程−２２０］〜［工程−２４０］ これらの工程は、実施例１の［工程−１２０］〜［工程
−１４０］と同様とすることができ、詳細な説明は省略
する。

【００４０】実施例１及び実施例２においては、Ｓｉ⁺
をイオン注入する代わりに、Ｇｅ⁺、Ｂ⁺、ＢＦ₂ ⁺、Ａｓ
⁺、又はＰ⁺をイオン注入してもよい。

【００４１】尚、実施例１又は実施例２では、第１の固
相成長工程において、図３の（Ａ）に示すように、結晶
核２０が所定の領域１４から外れて成長した場合、［工
程−１３０］あるいは［工程−２３０］において、所定
の領域１４から外れて成長した結晶核２０の部分２０Ａ
に対して選択的にイオン注入を行い再アモルファス化す
ることが可能である（図３の（Ｂ）参照）。その後、
［工程−１４０］あるいは［工程−２４０］の第２の固
相成長工程を実施し、図３の（Ｃ）に示すポリシリコン
結晶粒２４を得ることができる。

【００４２】これによって、ポリシリコン結晶粒の大粒
径化と結晶欠陥密度の低減に加え、ポリシリコン結晶核
成長の不均一性を抑えることが可能となる。その結果、
作製されるトランジスタ等の歩留りの向上を図ることが
できる。

【００４３】尚、所定の領域以外の領域にポリシリコン
結晶粒が突出して形成された場合、［工程−１３０］〜
［工程−１４０］、あるいは［工程−２３０］〜［工程
−２４０］を繰り返すことによって、所定の領域及びそ
の近傍において、ポリシリコン結晶粒を整形して、大粒
径化することができる。

【００４４】（実施例３） 実施例３は、本発明の第１の態様に係るＭＯＳ型トラン
ジスタの作製方法に関する。以下、実施例３を工程を追
って説明する。

【００４５】［工程−３００］ 先ず、所定の領域に結晶化のためのシリコン核を形成す
る。具体的には、先ず、絶縁材から成る基材１０上にア
モルファス状シリコン薄膜（ポリシリコン層）１２を、
ＣＶＤ法等により厚さ１００ｎｍ堆積させる。

【００４６】［工程−３１０］ 次いで、ポリシリコン層１２に低ドーズ量（例えば、６
０ｋｅＶ、１〜５×１０¹⁴／ｃｍ²程度）のＳｉ⁺等をイ
オン注入して、ポリシリコン層１２にシリコン核を形成
する。その後、ＭＯＳ型トランジスタを形成すべきポリ
シリコン層１２の領域（所定の領域）１４、より詳しく
はゲート領域を形成すべきポリシリコン層１２の所定の
領域１４をレジストで覆う。そして、レジストで覆われ
ていない所定の領域以外の領域１６に、高ドーズ量（例
えば、６０ｋｅＶ、１〜５×１０¹⁵／ｃｍ²程度）のＳ
ｉ⁺等をイオン注入した後、レジストを除去する。

【００４７】これによって所定の領域以外の領域１６の
ポリシリコン層はアモルファス化される。Ｓｉ⁺等のイ
オン注入ドーズ量を高くすることにより、所定の領域以
外の領域において、十分にシリコン核の密度を減らすこ
とができる。この状態の模式的な平面図は図１の（Ａ）
と同様である。また、模式的な断面図は図１の（Ｂ）と
同様である。所定の領域１４の形状は、例えば小さな正
方形の孤立パターンとすることができる。所定の領域１
４は、ゲート領域を形成すべき領域に相当する。尚、所
定の領域１４に、ｐ型チャネルを形成する場合、Ｂ⁺、
ＢＦ₂ ⁺をイオン注入しておけばよい。また、ｎ型チャネ
ルを形成する場合、Ｐ⁺、Ａｓ⁺をイオン注入しておけば
よい。

【００４８】［工程−３２０］ その後、結晶を固相成長させて大粒径のポリシリコン結
晶粒を形成する。そのために、先ず、シリコン核を固相
成長させる（第１の固相成長工程）。

【００４９】具体的には、例えば、５５０〜８００゜Ｃ
で０．５〜２０時間、シリコン核を固相成長させて、結
晶核２０を形成する。この状態の模式的な平面図を図４
の（Ａ）に示す。破線で示す所定の領域１４において
は、結晶核２０が成長する。但し、通常、その大きさは
ランダムであり、成長方向も不均一である。

【００５０】また、所定の領域以外の領域１６において
も、シリコン核あるいは結晶核２２が発生、成長する。
このシリコン核あるいは結晶核２２は本来不要なもので
あり、所定の領域内に存在する結晶核２０が大粒径化す
ることを阻害する原因となり、あるいは結晶核２０にお
ける双晶密度の低減を阻害する原因となる。

【００５１】［工程−３３０］ 次いで、所定の領域以外の領域１６にイオン注入を施
し、これによって所定の領域以外の領域から不要な結晶
核等２２を除去し、且つ所定の領域以外の領域にソース
・ドレイン形成予定領域３０を形成する（図４の（Ｂ）
参照）。

【００５２】即ち、ｐ型ソース・ドレイン領域を形成す
るためにはＢ⁺（ボロン）又はＢＦ₂ ⁺を、ｎ型ソース・
ドレイン領域を形成するためにはＡｓ⁺又はＰ⁺をイオン
注入する。イオン注入の条件は、以下のとおりとするこ
とができる。 ｐ型領域： ７０ｋｅＶ ドーズ量 ５×１０¹⁵／ｃｍ
² ｎ型領域： ７０ｋｅＶ ドーズ量 ５×１０¹⁵／ｃｍ
² このとき、イオン注入すべき所定の領域以外の領域の大
きさは、ゲート幅（Ｌ）若しくはデバイス幅（Ｗ）で制
約される。それ故、所定の領域を覆う大きさに結晶核２
０が成長していることが望ましい。イオン注入を施すべ
き所定の領域以外の領域１６を、［工程−３１０］にお
ける所定の領域以外の領域１６と完全に一致させる必要
はない。

【００５３】このイオン注入が終わった時点で、ソース
・ドレイン形成予定領域３０を含む所定の領域以外の領
域１６は、再度アモルファスされていることが必要であ
る。Ｂ⁺（ボロン等を用いた場合にはアモルファス化が
不十分となるので、Ｓｉ⁺等のイオン注入を併用するこ
とによって完全な再アモルファス化を行うことが望まし
い。

【００５４】［工程−３４０］ 次に、結晶核２０を固相成長させて大粒径のポリシリコ
ン結晶粒を形成する（第２の固相成長工程）。これよっ
て、結晶核が、不純物のイオン注入によって再アモルフ
ァス化されたソース・ドレイン形成予定領域３０へと拡
大し、ソース・ドレイン領域３２が形成される（図４の
（Ｃ）参照）。

【００５５】第２の固相成長工程において、同時に、イ
オン注入された不純物の活性化アニールが行われ、ソー
ス・ドレイン領域の抵抗が下がる。第２の固相成長工程
は、高温アニール（ファーネスアニール ９００゜Ｃ×
２０分、あるいはＲＴＡ １１００゜Ｃ×１０秒等）と
することが望ましいが、基材の材質や拡散長などの観点
から適用できる温度範囲とする必要がある。例えば、ガ
ラスを基材として使用する場合、６００〜８００゜Ｃ、
１〜１０時間程度とする必要がある。

【００５６】以降、ポリシリコン層１２の不要な部分を
エッチング等によって除去し、従来の工程に基づきＭＯ
Ｓ型トランジスタを完成させる。

【００５７】ゲート幅Ｌに比べてデバイス幅Ｗが長く、
第１の固相成長工程において、デバイス幅方向に複数の
シリコン核あるいは結晶核２２Ａが発生してしまう場合
（図５の（Ａ）参照）には、［工程−３３０］の実施前
に、Ｓｉ⁺のイオン注入によってデバイス幅方向も再ア
モルファス化しておくことが望ましい（図５の（Ｂ）参
照）。その後、［工程−３３０］を実施する（図５の
（Ｃ）参照）。

【００５８】（実施例４）実施例４は、本発明の第２の態様に係るＭＯＳ型トラン
ジスタの作製方法に関する。 実施例４は、［工程−３１
０］が実施例３と異なる。その他の工程は実施例３と同
様とすることができる。以下、実施例３との相違点につ
いて説明する。

【００５９】［工程−４００］ この工程は、実施例３の［工程−３００］と同様とする
ことができる。

【００６０】［工程−４１０］ 次いで、ポリシリコン層１２全体に、高ドーズ量（例え
ば、７０ｋｅＶ、１〜５×１０¹⁵／ｃｍ²程度）のＳｉ⁺
等をイオン注入する。これによってポリシリコン層１２
はアモルファス化される。Ｓｉ⁺等のイオン注入ドーズ
量を高くすることにより、ポリシリコン層１２におい
て、十分にシリコン核の密度を減らすことができる。

【００６１】その後、ＭＯＳ型トランジスタを形成すべ
きポリシリコン層１２の領域（所定の領域）１４以外の
領域１６をレジストで覆う。そして、レジストで覆われ
ていない所定の領域１４に、エキシマレーザによるレー
ザ照射（例えば、１５０ｍＪ／ｃｍ²の照射量）を行
う。これによって、所定の領域１４にシリコン核を形成
することができる。

【００６２】［工程−４２０］〜［工程−４４０］ これらの工程は、実施例３の［工程−３２０］〜［工程
−３４０］と同様とすることができ、詳細な説明は省略
する。

【００６３】実施例３又は実施例４では、第１の固相成
長工程において、図６の（Ａ）に示すように、結晶核２
０が所定の領域１４から外れて成長する場合がある。こ
の場合、［工程−３２０］あるいは［工程−４２０］の
途中で、所定の領域１４から外れて成長した結晶核２０
の部分２０Ａに、例えばＳｉ⁺等を選択的にイオン注入
することによって、結晶核２０の部分２０Ａを選択的に
再アモルファス化することが可能である（図６の（Ｂ）
参照）。イオン注入の後、第１の固相成長工程を続ける
ことによって、結晶核２０が整形され、所定の領域１４
を結晶核２０で確実に占めることが可能になる（図６の
（Ｃ）参照）。

【００６４】こうして、所定の領域１４にＭＯＳ型トラ
ンジスタのゲート領域を制御性よく形成することがで
き、且つその近傍にソース・ドレイン形成予定領域を確
実に形成し得る。即ち、ポリシリコン結晶核成長の不均
一性を抑えることが可能となり、ＭＯＳ型トランジスタ
の生産歩留り向上を図ることができる。

【００６５】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例で説明した各種の数値、条件等は例示で
あり、適宜変更することができる。所定の領域の形状も
適宜選択可能である。シリコン核を形成するために、エ
キシマレーザの照射の代わりに、例えば、イオン種とし
てＨｅ⁺を用いたフォーカスト・イオン・ビームあるい
はエレクトロン・ビームを使用して、直接ビームを描画
することでシリコン核を形成することも可能である。

【００６６】

【発明の効果】本発明の半導体結晶の形成方法におい
て、ポリシリコン結晶粒を形成すべき領域の周辺部にお
けるアモルファス状シリコン薄膜を再アモルファス化す
る。これによって、不要なシリコン核あるいは結晶核を
かかる周辺部から除去する。その結果、従来法に比べ
て、ポリシリコン結晶粒の一層の大粒径化と双晶密度の
低減化を図ることができ、高性能のポリシリコン結晶粒
を形成することができる。

【００６７】本発明のＭＯＳ型トランジスタの作製方法
においては、所定の領域以外の領域を再アモルファス化
すると同時に、トランジスタ形成のための不純物をイオ
ン注入する。それ故、ＭＯＳ型トランジスタ作製工程の
簡略化を図ると同時に、ポリシリコン結晶粒の中心をＭ
ＯＳ型トランジスタの中心に合わせることができる。

【図面の簡単な説明】

【図１】本発明の半導体結晶の形成方法の工程を説明す
るための図である。

【図２】図１に引き続き、本発明の半導体結晶の形成方
法の工程を説明するための図である。

【図３】本発明の半導体結晶の形成方法の変形例の工程
を説明するための図である。

【図４】本発明のＭＯＳ型トランジスタの作製方法の工
程を説明するための図である。

【図５】本発明のＭＯＳ型トランジスタの作製方法の変
形例の工程を説明するための図である。

【図６】本発明のＭＯＳ型トランジスタの作製方法の別
の変形例の工程を説明するための図である。

【図７】イオン注入のドーズ量、熱処理時間、及びポリ
シリコン結晶粒の大きさの関係を示す図である。

【図８】従来のシード位置制御単一結晶粒薄膜トランジ
スタの製造工程を示すための、半導体素子の模式的断面
図である。

【図９】図８とは別の従来のシード位置制御単一結晶粒
薄膜トランジスタの製造工程を示すための、半導体素子
の模式的断面図である。

【図１０】従来の半導体結晶の形成方法の工程を説明す
る図である。

【符号の説明】

１０ 基材 １２ ポリシリコン層 １４ 所定の領域 １６ 所定の領域以外の領域 ２０ 結晶核 ２２ 不要な結晶核等 ２４ ポリシリコン結晶粒 ３０ ソース・ドレイン形成予定領域 ３２ ソース・ドレイン領域

フロントページの続き (56)参考文献 特開 平４−92413（ＪＰ，Ａ) 特開 平２−84718（ＪＰ，Ａ) 特開 平３−105913（ＪＰ，Ａ) 特開 平４−32265（ＪＰ，Ａ) 特開 平２−119122（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】非晶質化されたポリシリコン層 の所定の領
   域に結晶化のためのシリコン核を形成し、次いでシリコ
   ン核を固相成長させて大粒径のポリシリコン結晶粒を形
   成する半導体結晶の成長方法であって、（イ）基体上にポリシリコン層を形成した後、該ポリシ
   リコン層にイオン注入を施し、該ポリシリコン層を非晶
   質化する工程と、 （ロ） 結晶核を形成すべき非晶質化されたポリシリコン
   層の所定の領域に対してレーザ照射あるいはフォーカス
   ト・イオン・ビーム照射を行うことによって、所定の領
   域にシリコン核を形成する工程と、（ハ） シリコン核を固相成長させて結晶核を形成する第
   １の固相成長工程と、（ニ）所定の領域以外の領域にイ
   オン注入を施し、これによって該所定の領域以外の領域
   から不要なシリコン核あるいは結晶核を除去する工程
   と、（ホ） 結晶核を固相成長させて大粒径のポリシリコン結
   晶粒を形成する第２の固相成長工程、 から成ることを特徴とする半導体結晶の成長方法。
2. 【請求項２】 前記工程（イ）において行われるイオン注
   入におけるイオン種はＳｉ⁺から成ることを特徴とする
   請求項１に記載の半導体結晶の成長方法。
3. 【請求項３】 前記工程（ニ）において行われるイオン注
   入におけるイオン種は、Ｓｉ ⁺ 、Ｂ⁺、ＢＦ₂ ⁺、Ａｓ⁺、
   又はＰ⁺から成ることを特徴とする請求項１又は請求項
   ２に記載の半導体結晶の成長方法。
4. 【請求項４】非晶質化されたポリシリコン層 の所定の領
   域に結晶化のためのシリコン核を形成し、次いでシリコ
   ン核を固相成長させて大粒径のポリシリコン結晶粒を形
   成させつつ、かかるポリシリコン結晶粒にゲート領域及
   びソース・ドレイン領域を形成するＭＯＳ型トランジス
   タの作製方法であって、（イ）基体上にポリシリコン層を形成した後、該ポリシ
   リコン層にイオン注入を施し、該ポリシリコン層を非晶
   質化する工程と、 （ロ） 結晶核を形成すべき非晶質化されたポリシリコン
   層の所定の領域に対してレーザ照射あるいはフォーカス
   ト・イオン・ビーム照射を行うことによって、所定の領
   域にシリコン核を形成する工程と、（ハ） シリコン核を固相成長させて結晶核を形成する第
   １の固相成長工程と、（ニ）所定の領域と所定の領域との間に位置し、且つ、
   ソース・ドレイン形成予定領域では無い領域に対してイ
   オン注入を施し、これによってソース・ドレイン形成予
   定領域では無い該領域から不要なシリコン核あるいは結
   晶核を除去する工程と、 （ホ）ソース・ドレイン形成予定領域にソース・ドレイ
   ン領域形成のための イオン注入を施し、これによって該
   ソース・ドレイン形成予定領域から不要なシリコン核あ
   るいは結晶核を除去する工程と、（ヘ） 結晶核を固相成長させて、ソース・ドレイン形成
   予定領域まで延びる大粒径のポリシリコン結晶粒を形成
   する第２の固相成長工程、 から成ることを特徴とするＭＯＳ型トランジスタの作製
   方法。
5. 【請求項５】前記工程（イ）において行われるイオン注
   入におけるイオン種はＳｉ ⁺ から成ることを特徴とする
   請求項４に記載のＭＯＳ型トランジスタの作製方法。
6. 【請求項６】前記工程（ニ）の間において行われるイオ
   ン注入におけるイオン種はＳｉ ⁺ から成ることを特徴と
   する請求項４又は請求項５に記載のＭＯＳ型トランジス
   タの作製方法。
7. 【請求項７】前記工程（ホ）において行われるイオン注
   入におけるイオン種は、ＢＦ ₂ ⁺ 、Ａｓ ⁺ 、又はＰ ⁺ から成
   ることを特徴とする請求項４乃至請求項６のいずれか１
   項に記載のＭＯＳ型トランジスタの作製方法。
8. 【請求項８】前記工程（ホ）において行われるイオン注
   入におけるイオン種は、Ｂ ⁺ 及びＳｉ ⁺ から成ることを特
   徴とする請求項４乃至請求項６のいずれか１項に記載の
   ＭＯＳ型トランジスタの作製方法。
9. 【請求項９】 アモルファス状シリコン薄膜の所定の領域
   に結晶化のためのシリコン核を形成し、次いでシリコン
   核を固相成長させて大粒径のポリシリコン結晶粒を形成
   させつつ、かかるポリシリコン結晶粒にゲート領域及び
   ソース・ドレイン領域を形成するＭＯＳ型トランジスタ
   の作製方法であって、 （イ）アモルファス状シリコン薄膜に、イオン注入によ
   ってシリコン核を形成する工程と、 （ロ）結晶核を形成すべきアモルファス状シリコン薄膜
   の所定の領域をレジストで覆い、露出したアモルファス
   状シリコン薄膜にイオンを注入した後、レジストを除去
   する工程と、 （ハ）シリコン核を固相成長させて結晶核を形成する第
   １の固相成長工程と、（ニ）所定の領域と所定の領域との間に位置し、且つ、
   ソース・ドレイン形成予定領域では無い領域に対してイ
   オン注入を施し、これによってソース・ドレイン形成予
   定領域では無い該領域から不要なシリコン核あるいは結
   晶核を除去する工程と、 （ホ）ソース・ドレイン形成予定領域にソース・ドレイ
   ン領域形成のための イオン注入を施し、これによって、
   該ソース・ドレイン形成予定領域から不要なシリコン核
   あるいは結晶核を除去する工程と、（ヘ） 結晶核を固相成長させて、ソース・ドレイン形成
   予定領域まで延びる大粒径のポリシリコン結晶粒を形成
   する第２の固相成長工程、 を具備することを特徴とするＭＯＳ型トランジスタの作
   製方法。
10. 【請求項１０】前記工程（イ）において行われるイオン
    注入におけるイオン種はＳｉ ⁺ から成ることを特徴とす
    る請求項９に記載のＭＯＳ型トランジスタの作製方法。
11. 【請求項１１】前記工程（ホ）において行われるイオン
    注入におけるイオン種は、ＢＦ ₂ ⁺ 、Ａｓ ⁺ 、又はＰ ⁺ から
    成ることを特徴とする請求項９又は請求項１０に記載の
    ＭＯＳ型トランジスタの作製方法。
12. 【請求項１２】前記工程（ホ）において行われるイオン
    注入におけるイオン種は、Ｂ ⁺ 及びＳｉ ⁺ から成ることを
    特徴とする請求項９又は請求項１０に記載のＭＯＳ型ト
    ランジスタの作製方法。