CN104779241B - 外延工艺中光刻标记的制作方法 - Google Patents
外延工艺中光刻标记的制作方法 Download PDFInfo
- Publication number
- CN104779241B CN104779241B CN201510213265.4A CN201510213265A CN104779241B CN 104779241 B CN104779241 B CN 104779241B CN 201510213265 A CN201510213265 A CN 201510213265A CN 104779241 B CN104779241 B CN 104779241B
- Authority
- CN
- China
- Prior art keywords
- photo
- etching mark
- etching
- barrier layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种外延工艺中光刻标记的制作方法,步骤包括:1)在衬底上形成阻挡层,通过光刻定义出光刻标记区域;2)在阻挡层上形成光刻标记,所述光刻标记的深度小于所述阻挡层的厚度,利用该光刻标记定义出沟槽的图形,并打开沟槽区域的阻挡层;3)在衬底上刻蚀出沟槽,第一次选择性外延生长及CMP;4)去除光刻标记区域以外的阻挡层;5)第二次外延生长及CMP;6)通过光刻和外延刻蚀,打开光刻标记区域。本发明利用衬底和外延生长层中间的一层阻挡层,保护光刻标记区域,并在外延生长之后通过刻蚀外延层打开光刻标记区域,从而保证了光刻标记的形态和后续光刻对准的精度。
Description
技术领域
本发明涉及半导体集成电路工艺制造领域,特别涉及一种应用于外延(EPI)生长工艺中的光刻标记的制作方法。
背景技术
Power MOSFET(功率金属氧化物半导体场效应管)中Super Junction(超级结)结构是一种耐压层上的创新结构,该结构具有导通电阻低、耐压高、发热量低等特点,而且克服了传统MOSFET的“硅极限”。它常常利用外延工艺来承受高电压,采用垂直导电和双扩散结构(如图1所示)。在新世代的SJ MOSFET器件制作中,需要首先在深沟槽刻蚀加P柱填充,然后再通过第二次沉积形成20~40μm外延层。
套刻精度是光刻工艺的重要表征参数,实现从设计回路图形通过光刻胶转移到硅基板,光刻图形的转移过程要遵循精确和无偏差两大原则,而要实现无偏差就要保证光刻的对准可以进行并且有保证。外延常常产生薄雾、滑移线、层错、穿刺等缺陷,这些缺陷对光刻对准有很大的影响。尤其是新世代SJ MOSFET中20~40um的外延生长后,如果使用一般的光刻标记制作方法,即先做光刻标记再外延生长,会使得光刻标记产生非常严重地畸变甚至消失而完全无法对准(如图2所示)。
发明内容
本发明要解决的技术问题是提供一种外延工艺中光刻标记的制作方法,它可以保证外延生长后光刻对准的精度。
为解决上述技术问题,本发明的外延工艺中光刻标记的制作方法,步骤包括:
1)在衬底上形成阻挡层,通过光刻定义出光刻标记区域;
2)利用刻蚀工艺在阻挡层上形成光刻标记,所述光刻标记的深度小于所述阻挡层的厚度,利用该光刻标记定义出沟槽的图形,并打开沟槽区域的阻挡层;
3)在衬底上刻蚀形成沟槽,进行第一次选择性外延生长,在沟槽内填入外延,进行化学机械研磨;
4)通过光刻、刻蚀工艺,保留光刻标记区域的阻挡层,去除其他区域的阻挡层;
5)进行第二次外延生长及化学机械研磨;
6)通过光刻和外延刻蚀,将光刻标记区域打开。
步骤1)所述阻挡层的厚度在以上,材质包括氧化硅膜或氮化硅膜中的一种或多种,阻挡层与硅的刻蚀选择比为大于等于1:20,且该阻挡层同时为所述步骤3)中化学机械研磨时的阻挡层。
步骤1)所述光刻标记区域包括光刻标记对准区域和光刻标记保护区域。所述光刻标记保护区域和光刻标记对准区域对称。光刻标记保护区域的面积是光刻标记对准区域的2倍以上。
步骤4)所述光刻标记区域包含步骤1)所述光刻标记区域的光刻标记对准区域,但不超出步骤1)所述光刻标记区域。
步骤6)打开的光刻标记区域包含步骤1)所述光刻标记区域的光刻标记对准区域,但不超出步骤4)所述的光刻标记区域。
步骤3)所述沟槽的深度不超过50μm,较佳的为20~40μm。
步骤5)生长的外延厚度为15~50μm。
本发明利用衬底和外延生长层中间的一层阻挡层,保护光刻标记区域,并在外延生长之后通过刻蚀外延层打开光刻标记区域,从而保证了光刻标记的形态,使后续光刻对准完全不受外延层的影响。
附图说明
图1是超级结Power MOSFET的器件结构示意图。
图2是外延生长后,光刻标记发生严重畸变甚至消失。其中,(b)图是(a)图的光刻标记的局部放大图。
图3~图8是本发明实施例的外延工艺中光刻标记的制作流程示意图。
图9是利用本发明实施例制作的光刻标记进行后续光刻层工艺的示意图。
图10是本发明实施例的光刻标记的区域。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合附图,详述如下:
本实施例的外延工艺中的光刻标记的制作方法,具体包括以下工艺步骤:
步骤1,在N型衬底上成长一层阻挡层,在阻挡层上涂覆光刻胶,通过光刻定义出光刻标记的区域,如图3所示。
所述阻挡层用来作为光刻标记的容纳层,厚度一般不小于且该阻挡层同时也须满足能作为后续步骤3中的CMP的阻挡层。
所述阻挡层可以由一种或多种材质的膜构成,例如氧化硅膜、氮化硅膜,但必须与硅具有大比例的刻蚀选择比,如1:20。
所述光刻标记的区域包括光刻标记对准区域和光刻标记保护区域两部分,如图10所示。光刻标记保护区域和光刻标记对准区域一般是对称的,光刻标记保护区域的面积是光刻标记对准区域的2倍以上。
步骤2,利用刻蚀工艺在阻挡层上形成光刻标记,光刻标记的深度应小于所述阻挡层的厚度。利用该光刻标记定义出沟槽的图形,并打开沟槽区域的光刻胶和阻挡层,如图4所示。
步骤3,刻蚀形成沟槽,所述沟槽的深度为0~50μm,通常为20~40μm;进行第一次选择性外延填充(外延只生长在沟槽内),然后进行CMP(化学机械研磨),如图5所示。
步骤4,通过光刻、刻蚀工艺,保留光刻标记区域的阻挡层,去除其他区域的阻挡层,如图6所示。本步骤定义的光刻标记区域必须包含步骤1中定义的光刻标记区域的光刻标记对准区域,但不能超出步骤1中定义的整个光刻标记区域。
步骤5,进行第二次厚外延生长及CMP磨平,如图7所示。所述厚外延为20~50μm的直接生长的外延层,可以是选择性的或非选择性的,一次或多次成长形成。
步骤6,通过光刻和厚外延刻蚀,打开光刻标记区域,露出光刻标记,如图8所示。厚外延刻蚀可以采用深硅刻蚀的方法。打开光刻标记区域可以通过光刻设备的pre-align实现,其打开的区域必须包含步骤1中定义的光刻标记对准区域,但不能超出步骤4中定义的光刻标记区域。利用该光刻标记,就可以进行后续光刻层的工艺了,如图9所示。
Claims (9)
1.外延工艺中光刻标记的制作方法,其特征在于,步骤包括:
1)在衬底上形成阻挡层,通过光刻定义出光刻标记区域;
2)利用刻蚀工艺在阻挡层上形成光刻标记,所述光刻标记的深度小于所述阻挡层的厚度,利用该光刻标记定义出沟槽的图形,并打开沟槽区域的阻挡层;
3)在衬底上刻蚀形成沟槽,进行第一次选择性外延生长,在沟槽内填入外延,进行化学机械研磨;
4)通过光刻、刻蚀工艺,保留光刻标记区域的阻挡层,去除其他区域的阻挡层;
5)进行第二次外延生长及化学机械研磨;
6)通过光刻和外延刻蚀,将光刻标记区域打开。
2.根据权利要求1所述的方法,其特征在于,步骤1)所述阻挡层的厚度在以上,材质包括氧化硅膜、氮化硅膜中的一种或多种,阻挡层与硅的刻蚀选择比为大于等于1:20,且该阻挡层同时为所述步骤3)中化学机械研磨时的阻挡层。
3.根据权利要求1所述的方法,其特征在于,步骤1)所述光刻标记区域包括光刻标记对准区域和光刻标记保护区域。
4.根据权利要求3所述的方法,其特征在于,所述光刻标记保护区域和光刻标记对准区域对称。
5.根据权利要求3所述的方法,其特征在于,所述光刻标记保护区域的面积是光刻标记对准区域的2倍以上。
6.根据权利要求3所述的方法,其特征在于,步骤4)所述光刻标记区域包含步骤1)所述光刻标记区域的光刻标记对准区域,但不超出步骤1)所述光刻标记区域。
7.根据权利要求3所述的方法,其特征在于,步骤6)打开的光刻标记区域包含步骤1)所述光刻标记区域的光刻标记对准区域,但不超出步骤4)所述的光刻标记区域。
8.根据权利要求1所述的方法,其特征在于,步骤3)所述沟槽的深度不超过50μm。
9.根据权利要求1所述的方法,其特征在于,步骤5)生长的外延厚度为15~50μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510213265.4A CN104779241B (zh) | 2015-04-29 | 2015-04-29 | 外延工艺中光刻标记的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510213265.4A CN104779241B (zh) | 2015-04-29 | 2015-04-29 | 外延工艺中光刻标记的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104779241A CN104779241A (zh) | 2015-07-15 |
CN104779241B true CN104779241B (zh) | 2017-10-20 |
Family
ID=53620625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510213265.4A Active CN104779241B (zh) | 2015-04-29 | 2015-04-29 | 外延工艺中光刻标记的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104779241B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105047647B (zh) * | 2015-07-20 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | 厚外延工艺中光刻对准标记的制作方法 |
CN105118824A (zh) * | 2015-07-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 应用于双层外延工艺的光刻对准标记的制作方法 |
CN108231742A (zh) * | 2017-12-29 | 2018-06-29 | 吉林华微电子股份有限公司 | 光刻标记对准方法和芯片制备方法 |
CN117174574B (zh) * | 2023-11-03 | 2024-02-09 | 合肥晶合集成电路股份有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913119A (zh) * | 2005-08-12 | 2007-02-14 | 三星电子株式会社 | 形成对准键的方法及使用其形成元件隔离结构的方法 |
CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
CN101593744A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 套刻对准标记及其制作方法 |
CN102280367A (zh) * | 2010-06-08 | 2011-12-14 | 旺宏电子股份有限公司 | 保护对准标记的方法及以此方法形成的半导体元件 |
CN103578968A (zh) * | 2012-08-03 | 2014-02-12 | 上海华虹Nec电子有限公司 | 全面式硅外延工艺光刻对准标记的结构及制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
JP5556206B2 (ja) * | 2010-02-03 | 2014-07-23 | 株式会社デンソー | 半導体基板の製造方法 |
-
2015
- 2015-04-29 CN CN201510213265.4A patent/CN104779241B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913119A (zh) * | 2005-08-12 | 2007-02-14 | 三星电子株式会社 | 形成对准键的方法及使用其形成元件隔离结构的方法 |
CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
CN101593744A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 套刻对准标记及其制作方法 |
CN102280367A (zh) * | 2010-06-08 | 2011-12-14 | 旺宏电子股份有限公司 | 保护对准标记的方法及以此方法形成的半导体元件 |
CN103578968A (zh) * | 2012-08-03 | 2014-02-12 | 上海华虹Nec电子有限公司 | 全面式硅外延工艺光刻对准标记的结构及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104779241A (zh) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104779241B (zh) | 外延工艺中光刻标记的制作方法 | |
CN104882436B (zh) | 两次外延工艺中光刻对准标记的制作方法 | |
KR20190036521A (ko) | 집적 회로 디바이스 구조체들 및 양면 제조 기술들 | |
CN103035511B (zh) | 制作无阻挡层的高压器件的零层光刻标记的方法 | |
CN105514160B (zh) | Ldmos器件及其制造方法 | |
CN104916677B (zh) | 具有核-壳结构的半导体器件 | |
US20150076654A1 (en) | Enlarged fin tip profile for fins of a field effect transistor (finfet) device | |
CN103794560B (zh) | 半导体结构及其制造方法 | |
US9419074B2 (en) | Non-planar semiconductor device with aspect ratio trapping | |
CN110085563A (zh) | 内连线结构和其制作方法 | |
US20150325692A1 (en) | Fin field effect transistor (finfet) device including a set of merged fins formed adjacent a set of unmerged fins | |
US20160118473A1 (en) | Non-planar schottky diode and method of fabrication | |
DE102015117230B4 (de) | Verfahren zum Bilden einer Halbleitervorrichtungsstruktur | |
US20090146263A1 (en) | Structure and method to increase effective mosfet width | |
US10037991B2 (en) | Systems and methods for fabricating FinFETs with different threshold voltages | |
CN107887433B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管及其制备方法 | |
CN103280459B (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
US9620420B2 (en) | Semiconductor arrangement and formation thereof | |
Lerner et al. | Heterogeneous integration of microscale gallium nitride transistors by micro-transfer-printing | |
KR101884051B1 (ko) | 기판에서의 결함의 존재 및 위치 검출 방법 | |
CN115084030A (zh) | 一种高压器件的形成方法及高压器件 | |
DE102014116834A1 (de) | Vorgegebene Schnittfugengebiete und Verfahren zu deren Herstellung | |
CN108511347A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
CN107978637A (zh) | 半导体结构 | |
CN114072925B (zh) | 一种半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |