CN108231742A - 光刻标记对准方法和芯片制备方法 - Google Patents

光刻标记对准方法和芯片制备方法 Download PDF

Info

Publication number
CN108231742A
CN108231742A CN201711480460.9A CN201711480460A CN108231742A CN 108231742 A CN108231742 A CN 108231742A CN 201711480460 A CN201711480460 A CN 201711480460A CN 108231742 A CN108231742 A CN 108231742A
Authority
CN
China
Prior art keywords
initial
photo
etching
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711480460.9A
Other languages
English (en)
Inventor
李强
张熠鑫
杨寿国
高宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN201711480460.9A priority Critical patent/CN108231742A/zh
Publication of CN108231742A publication Critical patent/CN108231742A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种光刻标记对准方法和芯片制备方法，涉及半导体器件制备技术领域，所述光刻标记对准方法包括如下步骤：先提供衬底，在衬底上进行初始外延生长，形成初始外延层；然后对初始外延层进行光刻标记，并形成初始对准标记凹槽；再在初始外延层上淀积薄膜，形成薄膜层，并使得初始对准标记凹槽被薄膜层填充；最后进行薄膜层的刻蚀，将初始外延层上的薄膜层去除，但保留初始对准标记凹槽中的薄膜层，得到填充有薄膜层的二次对准标记凹槽，达到了在后续进行外延层生长时，薄膜层能够阻止或降低二次对准标记凹槽中外延层的生长，保持二次对准标记凹槽的完整性，提高二次对准标记凹槽的识别效率的技术效果。

Description

光刻标记对准方法和芯片制备方法
技术领域
本发明涉及半导体器件制备技术领域，尤其是涉及一种光刻标记对准方法和芯片制备方法。
背景技术
Power MOSFET(功率金属氧化物半导体场效应管)中SuperJunction(超级结)结构是一种耐压层上的创新结构，该结构具有导通电阻低、耐压高、发热量低等特点，而且克服了传统MOSFET的“硅极限”。
超级结产品在工艺制造过程中通过多次外延生长、光刻和注入等工步来实现特定的阱区结构。由于外延生长是在衬底上沿着晶向进行大面积的掺杂生长，每经过一次外延生长后，芯片整体厚度增加，光刻标记也随着发生了形貌变化，使得光刻机难以自动识别。
目前，超级结产品常常通过多次光刻、腐蚀的方法改善光刻标记，但在传片、做片过程中增加了芯片沾污的几率，导致后续外延层的质量难以保证，同时还会增加了产品成本，影响产品的生产效率。
有鉴于此，特提出本发明。
发明内容
本发明的目的在于提供一种光刻标记对准标记方法，以改善现有超级结产品通过多次光刻、腐蚀的方法改善光刻标记，但在传片、做片过程中增加了芯片沾污的几率，导致后续外延层的质量难以保证，同时还会增加了产品成本，影响产品的生产效率
本发明提供的光刻标记对准方法，包括如下步骤：
(a)提供衬底，在衬底上进行初始外延生长，形成初始外延层；
(b)对初始外延层进行光刻标记，并形成初始对准标记凹槽；
(c)在初始外延层上淀积薄膜，形成薄膜层，并使得初始对准标记凹槽被薄膜层填充；
(d)进行薄膜层的刻蚀，将初始外延层上的薄膜层去除，但保留初始对准标记凹槽内的薄膜层，得到填充有薄膜层的二次对准标记凹槽。
进一步的，所述薄膜层选自二氧化硅、氮化硅和多晶中的至少一种。
进一步的，在步骤(b)中，采用光刻胶对初始外延层进行光刻标记。
进一步的，在步骤(d)中，采用刻蚀去除初始外延层上的薄膜层。
进一步的，所述初外延层的厚度为6～20μm，电阻率为9～50Ω·cm。
进一步的，所述初始对准标记凹槽的深度为0.8～1.5μm，所述初始对准标记凹槽的长度和宽度均为1～9μm。
进一步的，所述薄膜层的厚度为0.3～1.5μm。
进一步的，所述光刻标记对准方法，还包括步骤(e)，所述步骤(e)设置于所述步骤(d)之后，所述步骤(e)为在初始外延层上生长至少一层外延层。
进一步的，所述初始外延层上生长的外延层的厚度为6～20μm，优选为18μm。
本发明的目的在于提供一种芯片的制备方法，采用本发明提供的光刻标记对准方法进行对准标记。
本发明提供的技术方案，具有如下技术效果：
(1)本发明提供的光刻标记对准方法利用薄膜层填充初始对准标记凹槽，得到二次对准标记凹槽，便于在后续进行外延层生长时，薄膜层能够阻止或降低二次对准标记凹槽中外延层的生长，避免二次对准标记凹槽闭合，保持二次对准标记凹槽的完整性，提高二次对准标记凹槽的识别效率。
(2)本发明提供的光刻标记对准方法，能够保持二次对准标记凹槽的完整性，有效减少光刻次数，简化工艺，降低成本，提高生产效率。
(3)本发明提供的芯片制备方法，采用本发明提供的光刻标记对准方法进行对准标记，能够提高光刻机的对准识别效率，降低套刻错位概率，提高生产效率，降低成本。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为制备初始外延层的结构示意图；
图2为在外延层上设置初始对准识记凹槽的结构示意图；
图3为在外延层层设置薄膜层的结构示意图；
图4为在将薄膜层刻蚀后的结构示意图；
图5为进行第二外延层和第三外延层生长后的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在目前的半导体器件制作过程中，一个超级结结构的芯片通常都需要经过数十次以上的光刻，不仅制作过程繁琐，多层对准标记难以清晰识别，而且在传片和做片的过程中增加了芯片沾污的几率，导致后续外延层的质量难以保证，同时还会增加了产品成本，影响产品的生产效率。
图1为制备初始外延层的结构示意图；图2为在外延层上设置初始对准识记凹槽的结构示意图；图3为在外延层层设置薄膜层的结构示意图；图4为在将薄膜层刻蚀后的结构示意图；如图1-4所示，根据本发明的一个方面，本发明提供了一种光刻标记对准方法，包括如下步骤：
(a)提供衬底，在衬底上进行初始外延生长，形成初始外延层；
(b)对初始外延层进行光刻标记，并形成初始对准标记凹槽；
(c)在初始外延层上淀积薄膜，形成薄膜层，并使得初始对准标记凹槽被薄膜层填充；
(d)进行薄膜层的刻蚀，将初始外延层上的薄膜层去除，但保留标记凹槽内的薄膜层，得到填充有薄膜层的二次对准标记凹槽。
在本发明提供的光刻标记对准方法中，在步骤(d)中，将薄膜层通过刻蚀去除，以便于在初始外延层上继续生长外延层，制得多层结构产品。
本发明提供的光刻标记对准方法利用薄膜层填充初始对准标记凹槽，得到二次对准标记凹槽，能够阻止或降低二次对准标记凹槽中外延层的生长，避免二次对准标记凹槽闭合，保持二次对准标记凹槽的完整性，提高二次对准标记凹槽的识别效率。
另外，本发明提供的光刻标记对准方法，能够有效减少光刻次数，简化工艺，降低成本，提高生产效率。
需要说明的是，也可以直接在衬底上进行光刻标记，形成初始对准标记凹槽，替代在初始外延层上进行光刻标记。
在本发明的一种优选实施方式中，薄膜层选自二氧化硅、氮化硅和多晶中的至少一种。
二氧化硅薄膜层、氮化硅薄膜层或多晶薄膜层均具有良好的硬度光学和介电性质，后续能够通过刻蚀去除。
在本发明的一种优选实施方式中，在步骤(b)中，采用光刻胶对初始外延层进行光刻标记。
初始对准标记凹槽的制备具体包括如下步骤：
首先，在初始外延层上通过涂覆等方式形成光刻胶层，光刻胶又称光致抗蚀剂，是由感光树脂、增感剂(见光谱增感染料)和溶剂三种主要成分组成的对光敏感的混合液体。由于光刻胶是一种混合液体，因此，在涂覆上光刻胶之后，需要先对光刻胶进行预烘烤和固化处理，以将液体的光刻胶转变为固体，形成光刻胶层，光刻胶层的厚度为1-3μm。
其次，利用曝光工艺，采用适合的掩膜板，对光刻胶层进行构图，在光刻胶层上形成对应光刻标记对准标记的图案，曝光过程可采用波长200-450nm的紫外光，曝光时长需要视光刻胶的类型和厚度而定，可控制在20ms不等。
最后，对初始外延层进行刻蚀处理，由于经过构图工艺的光刻胶层仅部分覆盖初始外延层，将初始外延层的部分区域暴露在外，此时，利用对应初始外延层的刻蚀液或刻蚀气体，刻蚀液或刻蚀气体会腐蚀初始外延层未被光刻胶层覆盖的区域，从而将光刻胶层上形成的对应光刻标记对准标记的图案转移到初始外延层上，形成初始对准标记凹槽。
在本发明的一种优选实施方式中，在步骤(d)中，采用刻蚀去除初始外延层上的薄膜层。
刻蚀包括干法刻蚀和湿法刻蚀，更优选为干法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，其具备两个特点：一方面等离子体中的气体的化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的，另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。
本发明通过干法刻蚀将薄膜层去除，但是由于初始对准标记凹槽上的薄膜层位于初始对准标记凹槽中，因此，干法刻蚀薄膜层时，初始对准标记凹槽中的薄膜层被初始对准标记凹槽所保护，而不会被刻蚀，从而得到填充有薄膜层的二次对准标记凹槽。
在本发明的一种优选实施方式中，初始外延层的厚度为6～20μm，电阻率为9～50Ω·cm。
在本发明的典型但非限制性的实施方式中，初始外延层的厚度为6、6.5、7、7.5、8、8.5、9、9.5、10、10.5、11、11.5、12、12.5、13、13.5、14、14.5、15、15.5、16、16.5、17、17.5、18、18.5、19、19.5或20μm。
初始外延层的电阻率为9、10、12、15、18、20、22、25、28、30、32、35、38、40、42、45、48或50Ω·cm。
通过控制初始外延层的厚度为6～20μm，电阻率为9～50Ω·cm，以使得制备的产品性能更加优异。
在本发明的一种优选实施方式中，初始对准标记凹槽的深度为0.8～1.5μm，初始对准标记凹槽的长度和宽度均为1～9μm。
在本发明的典型但非限制性的实施方式中，初始对准标记凹槽的深度为0.8、0.85、0.9、0.95、1、1.05、1.1、1.15、1.2、1.25、1.3、1.35、1.4、1.45或1.5μm。
在本发明的典型但非限制性的实施方式中，初始对准标记凹槽的长度为1、1.5、2、2.5、3、3.5、4、4.5、5、5.5、6、6.5、7、7.5、8、8.5或9μm。
在本发明的典型但非限制性的实施方式中，初始对准标记凹槽的宽度为1、1.5、2、2.5、3、3.5、4、4.5、5、5.5、6、6.5、7、7.5、8、8.5或9μm。
通过将初始对准标记凹槽的深度设定为0.8～1.5μm，既能保证薄膜层的填充，又能够避免影响初始外延层的性能。
在本发明的一种优选实施方式中，薄膜层的厚度为0.3～1.5μm。
在本发明的典型但非限制性的实施方式中，薄膜层的厚度为0.3、0.35、0.4、0.45、0.5、0.55、0.6、0.65、0.7、0.75、0.8、0.85、0.9、0.95、1、1.05、1.1、1.15、1.2、1.25、1.3、1.35、1.4、1.45或1.5μm。
通过将薄膜层的厚度设定为0.3～1.5μm，一方面能够保证对初始对准标记凹槽的填充，另一方面也便于将设置于外延层区域上的的刻蚀去除。
图5为进行第二外延层和第三外延层生长后的结构示意图；如图5所示，在本发明的进一步优选实施方式中，光刻标记法还包括步骤(e)，步骤(e)，步骤(e)设置于步骤(d)之后，步骤(e)为在初始外延层上生长至少一层外延层。
在本发明的一种优选实施方式中，在步骤(d)得到填充有薄膜层的二次对准标记凹槽后，再在初始外延层上生长第二外延层，然后还可以在第二外延层的基础上生长第三外延层、第四外延层等。
在本发明的进一步优选实施方式中，还可以在第三外延层、第三外层上的其它区域设置其它二次对准标记凹槽，其它二次对准标记凹槽的设置方式与本发明上面所述的二次对准标记凹槽的设置方式相同，不同之处在于为第三外延层或第四外延层上进行设置。
在本发明的一种优选实施方式中，在初始外延层上生长的外延层的厚度为6～20μm，优选为18μm。
在初始外延层生长的外延层如第二外延层、第三外延层和第四外延层等其它外延层的厚度均为6～20μm，优选为18μm。
在本发明的典型但非限制性的实施方式中，其它外延层的厚度为6、6.5、7、7.5、8、8.5、9、9.5、10、10.5、11、11.5、12、12.5、13、13.5、14、14.5、15、15.5、16、16.5、17、17.5、18、18.5、19、19.5或20μm。
根据本发明的另一个方面，本发明提供了一种芯片的制备方法，采用本发明提供的光刻标记对准方法进行对准标记。
本发明提供的芯片制备方法，采用本发明提供的光刻标记对准方法进行对准标记，能够提高光刻机的对准识别效率，降低套刻错位概率，提高生产效率，降低成本。
下面结合实施例对本发明提供的技术方案做进一步的描述。
实施例1
本实施例提供了一种光刻标记对准方法，包括如下步骤：
(a)提供衬底，在衬底上进行初始外延生长，形成厚度为18μm的初始外延层；
(b)采用光刻胶对初始外延层进行光刻标记，腐蚀后得到深度为1μm的初始对准标记凹槽；
(c)在初始外延层上生长二氧化硅薄膜，形成二氧化硅薄膜层，并使得初始对准标记凹槽中填充有厚度为1μm的二次对准标记凹槽。
本发明提供的光刻标记对准方法利用二氧化硅薄膜层填充初始对准标记凹槽，得到二次对准标记凹槽，以便于在后续进行外延层生长时，二氧化硅薄膜层能够阻止或降低二次对准标记凹槽中外延层的生长，避免二次对准标记凹槽闭合，保持二次对准标记凹槽的完整性，以提高二次对准标记凹槽的识别效率。
实施例2
本实施例提供了一种光刻标记对准方法，本实施例是在实施例1基础上的改进，实施例1描述的技术方案也属于本实施例，在此不再赘述。
本实施例提供的光刻标记对准方法与实施例1的不同之处在于，还包括设置于步骤(d)之后的步骤(e)，步骤(e)为在初始外延层上依次进行第二外延层和第三外延层的生长。
本实施例提供的光刻标记对准方法，由于二次对准标记凹槽中填充有二氧化硅薄膜层，因此，其在进行第二外延层和第三外延层的生长时，二氧化硅薄膜层能够阻止或降低二次对准标记凹槽中外延层的生长，避免二次对准标记凹槽闭合，保持二次对准标记凹槽的完整性，能够提高二次对准标记凹槽的识别效率。
实施例3
本实施例提供了一种光刻标记对准方法，本实施例是在实施例2基础上的改进，实施例2描述的技术方案也属于本实施例，在此不再赘述。
本实施例提供的光刻标记对准方法还包括步骤(f)，步骤(f)设置于步骤(e)之后，步骤(f)为在第三外延层上不同于二次对准标记凹槽的区域进行其它对准标记凹槽的设定，设定方式同实施例1描述的二次对准标记凹槽的设置，再此不再赘述。
本实施例提供的光刻标记对准方法通过在第三外延层不同于二次对准标记凹槽的区域进行其它对准标记凹槽的设定，以进一步提高对准标记识别效率。
实施例4
实施例4提供了一种芯片的制备方法，采用实施例3提供的光刻标记对准方法进行对准标记。
实施例4提供的芯片制备方法，通过采用实施例3提供的光刻标记对准方法进行对准标记，有效提高了光刻机的对准识别效率，降低了套刻错位概率，提高了生产效率，降低了产品成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种光刻标记对准方法，其特征在于，包括如下步骤：
(a)提供衬底，在衬底上进行初始外延生长，形成初始外延层；
(b)对初始外延层进行光刻标记，并形成初始对准标记凹槽；
(c)在初始外延层上淀积薄膜，形成薄膜层，并使得初始对准标记凹槽被薄膜层填充；
(d)进行薄膜层的刻蚀，将初始外延层上的薄膜层去除，但保留初始对准标记凹槽中的薄膜层，得到填充有薄膜层的二次对准标记凹槽。
2.根据权利要求1所述的光刻标记对准方法，其特征在于，所述薄膜层选自二氧化硅、氮化硅和多晶中的至少一种。
3.根据权利要求1所述的光刻标记对准方法，其特征在于，在步骤(b)中，采用光刻胶对初始外延层进行光刻标记。
4.根据权利要求1所述的光刻标记对准方法，其特征在于，在步骤(d)中，采用刻蚀去除初始外延层上的薄膜层。
5.根据权利要求1所述的光刻标记对准方法，其特征在于，所述初外延层的厚度为6～20μm，电阻率为9～50Ω·cm。
6.根据权利要求1-5任一项所述的光刻标记对准方法，其特征在于，所述初始对准标记凹槽的深度为0.8～1.5μm，所述初始对准标记凹槽的长度和宽度均为1～9μm。
7.根据权利要求1-5任一项所述的光刻标记对准方法，其特征在于，所述薄膜层的厚度为0.3～1.5μm。
8.根据权利要求1-5任一项所述的光刻标记对准方法，其特征在于，还包括步骤(e)，所述步骤(e)设置于所述步骤(d)之后，所述步骤(e)为在初始外延层上生长至少一层外延层。
9.根据权利要求8所述的光刻标记对准方法，其特征在于，所述初始外延层上生长的外延层的厚度为6～20μm，优选为18μm。
10.一种芯片的制备方法，其特征在于，采用权利要求1-9任一项所述的光刻标记对准方法进行对准标记。
CN201711480460.9A 2017-12-29 2017-12-29 光刻标记对准方法和芯片制备方法 Pending CN108231742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711480460.9A CN108231742A (zh) 2017-12-29 2017-12-29 光刻标记对准方法和芯片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711480460.9A CN108231742A (zh) 2017-12-29 2017-12-29 光刻标记对准方法和芯片制备方法

Publications (1)

Publication Number Publication Date
CN108231742A true CN108231742A (zh) 2018-06-29

Family

ID=62647171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711480460.9A Pending CN108231742A (zh) 2017-12-29 2017-12-29 光刻标记对准方法和芯片制备方法

Country Status (1)

Country Link
CN (1) CN108231742A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518698A (zh) * 2022-02-17 2022-05-20 长鑫存储技术有限公司 套刻误差补偿方法、系统及装置、电子设备和存储介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102516A (ja) * 1988-10-12 1990-04-16 Fujitsu Ltd 半導体装置の製造方法
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法
CN101452211A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 光刻对准标记的制备方法
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法
CN102386056A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体器件及其制造方法
CN102891135A (zh) * 2012-10-17 2013-01-23 上海宏力半导体制造有限公司 一种半导体器件及其形成方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
US20150044854A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN104779241A (zh) * 2015-04-29 2015-07-15 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法
CN105977144A (zh) * 2015-03-13 2016-09-28 台湾积体电路制造股份有限公司 FinFET沟道的形成方法及其结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102516A (ja) * 1988-10-12 1990-04-16 Fujitsu Ltd 半導体装置の製造方法
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法
CN101452211A (zh) * 2007-11-28 2009-06-10 上海华虹Nec电子有限公司 光刻对准标记的制备方法
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法
CN102386056A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体器件及其制造方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
CN102891135A (zh) * 2012-10-17 2013-01-23 上海宏力半导体制造有限公司 一种半导体器件及其形成方法
US20150044854A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN105977144A (zh) * 2015-03-13 2016-09-28 台湾积体电路制造股份有限公司 FinFET沟道的形成方法及其结构
CN104779241A (zh) * 2015-04-29 2015-07-15 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114518698A (zh) * 2022-02-17 2022-05-20 长鑫存储技术有限公司 套刻误差补偿方法、系统及装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
US10707080B2 (en) Methods of patterning a target layer
DE10318187B4 (de) Verkapselungsverfahren für organische Leuchtdiodenbauelemente
JP5942785B2 (ja) 半導体光素子を作製する方法
CN103353630B (zh) 一种铌酸锂光波导器件电极的制作方法
JP2013520844A (ja) 内側にへこんだ形状を含んだトランジスタを製造する方法
CN102856164B (zh) 一种提高对位标记清晰度的方法
KR20150017191A (ko) 메탈 마스크 제작 방법
CN106024702A (zh) 一种具有倒梯形桥墩的空气桥制作方法
CN108231742A (zh) 光刻标记对准方法和芯片制备方法
CN110648997B (zh) 一种SiC芯片光刻标记形成方法
CN105428214A (zh) 一种碳化硅斜角台面刻蚀方法
CN105576498B (zh) 一种窄条脊形GaAs基激光器的制备方法及GaAs基激光器
US20140061912A1 (en) Patterned Graphene Structures on Silicon Carbide
DE102020114001A1 (de) Spaltstrukturierung für metall-source-/drain-stifte in einer halbleitervorrichtung
US20120225560A1 (en) Manufacturing method of integrated circuits based on formation of lines and trenches
CN104900503B (zh) 一种高离子迁移率晶体管的t型栅的制作方法
CN111106531A (zh) 一种硅基纳米级弯曲切趾光栅的制备方法
CN103165435A (zh) 一种硅刻蚀工艺
CN103178014B (zh) 一种u型沟槽的制造方法
CN104281020A (zh) 一种改善光刻对位能力的方法
CN107895713A (zh) Tft基板制作方法
CN102751179A (zh) 一种制备石墨烯器件的方法
TWI708388B (zh) 半導體結構及其製備方法
CN101452819A (zh) 一种制备用于离子注入的对准标记的方法
CN110429061A (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication