CN1505833A - 使用虚拟元件来抛光集成电路器件的方法 - Google Patents

使用虚拟元件来抛光集成电路器件的方法 Download PDF

Info

Publication number
CN1505833A
CN1505833A CNA028092643A CN02809264A CN1505833A CN 1505833 A CN1505833 A CN 1505833A CN A028092643 A CNA028092643 A CN A028092643A CN 02809264 A CN02809264 A CN 02809264A CN 1505833 A CN1505833 A CN 1505833A
Authority
CN
China
Prior art keywords
virtual component
active element
integrated circuit
available area
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028092643A
Other languages
English (en)
Other versions
CN100407383C (zh
Inventor
���»���O������ά˹
爱德华·O·特拉维斯
N
赛扎尔·N·柴达
田锐骐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1505833A publication Critical patent/CN1505833A/zh
Application granted granted Critical
Publication of CN100407383C publication Critical patent/CN100407383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种形成带有虚拟元件(14)及其结构的集成电路器件的方法。一种实施例包括第一有源元件(25)，其通过不带有有源元件的虚拟元件可用区，与基本上较小的第二有源元件(12)隔开。虚拟元件(14)存在于虚拟元件可用区内和第二有源元件的邻近处。

Description

使用虚拟元件来抛光集成电路器件的方法
技术领域
本发明主要涉及集成电路器件，更具体地说，涉及带有虚拟元件(dummy feature)的集成电路器件。
背景技术
抛光工艺是在形成集成电路器件时用于整平表面的。传统上，在形成集成电路器件时并没有采用贴片(Tiling)技术。当没有采用贴片技术时，抛光工艺会在集成电路器件衬底上造成表面凹陷或其它与未统一厚度相关的问题。这些问题包括超出与光刻或蚀刻相关的景深(depth of focus)。
对虚拟元件的使用就是为了解决这种与表面凹陷有关的问题和其它堆积厚度效应。用于辅助抛光的虚拟元件是通过“贴片”技术形成的，因为从集成电路器件的俯视图来看，虚拟元件的图形看起来像瓷砖。贴片工艺通常包括建立电路布线图、在该布线图内的有源元件周围设定缓冲区(通常为大约1-10微米的范围)以及结合该电路布线图和最小区以确定排除区域。其它的区域都可用来贴片。
除了某些排除区域外，无论电路的密度大小，如果任意有源元件之间的距离等于或大于最小宽度，就可以使用贴片技术。通常，最小宽度不超过10微米且可以为10微米左右。贴片或至少部分贴片被放在至少5微米宽的可用区域内。集成电路器件的贴片图形(即，贴片的大小和密度)通常相同。参见在美国专利申请5,278,105和欧洲公布的专利申请0 712 156(1996)中均有的图5。虽然缺少贴片部分，但使用的元件密度是相同的。
附图简要说明
在附图中通过示例方式而不是通过限制图示说明了本发明，其中，相同的参考数字代表相同的组件，在附图中：
图1包括示出部分半导体衬底和构图层的剖面图；
图2包括示出在构图层上沉积第一电介质层后的半导体衬底和构图层的剖面图；
图3包括示出抛光后的半导体衬底和构图层的剖面图；
图4包括示出除去构图层后的半导体衬底的剖面图；
图5包括示出形成导电层后的部分半导体衬底的剖面图；
图6包括示出在除去部分导电层后的部分半导体衬底的剖面图；
图7包括示出根据本发明的实施例、带有虚拟元件、构图层和第一电介质层的部分半导体衬底的剖面图；
图8包括示出根据本发明的实施例、除去部分第一电介质层后的部分半导体衬底的剖面图；
图9包括示出根据本发明的实施例、除去构图层并形成第二电介质层和导电层后的部分半导体衬底的剖面图；
图10包括示出根据本发明除去部分导电层后的部分半导体衬底的剖面图；以及
图11包括示出本发明的一种实施例的平面图。
本技术领域的普通技术人员应该理解，图中的组件是为了简化和清晰的目的而示出的，不一定是按比例描绘的。例如，图中某些组件的尺寸相对于其它组件可能是被夸大的，以帮助更好地理解本发明的实施例。
具体实施方式
在确定在何处放置抛光虚拟元件时，物理邻近效应、电邻近效应或者这两种效应都在考虑范围之内。抛光虚拟元件可以在一个或多个元件级上被插入、删除、移动或进行其它形式的修改，以获得充足的平面性，而不会负面影响到集成电路器件的性能。主要使用的是抛光虚拟元件图形的更有选择性的摆放，而不是不加选择的摆放。当摆放的数目达到最大限度时，本发明的实施例就会提供足够的平面性。
为便于理解本说明书，将许多术语定义如下。
1. 有源元件是与集成电路器件的设计线路相应的元件。有源元件包括部分晶体管、电容、电阻器等。有源元件包括设计成以基本恒定的电压运行的电源元件和设计成在一个电子条件集下以一个电压运行而在另一个电子条件集下以不同的电压运行的信号元件。
2. 控制元件是帮助控制半导体衬底的处理的元件。控制元件包括对准标志、用于测量元件尺寸的(“CD棒”)的结构、电测试结构等。控制元件通常位于集成电路器件衬底上的冲模(die)之间的划线内。
3. 环境保护元件是拥有保护集成电路器件免受后期加工环境条件影响的主要(最重要)功能的元件。环绕冲模的边缘密封环是最普通的且几乎是环境保护器件的唯一例子。边缘密封环在切割和封装过程中提供移动的离子保护。
4. 集成电路区域是冲模上带有有源元件的部分。通常，集成电路区域由靠近冲模边缘的焊片所限制。
5. 外围区域是冲模上位于集成电路区域和划线之间的部分。在很多集成电路中，外围区域是冲模上位于焊片和划线之间的部分。
6. 清晰度辅助元件是对将被印刷到集成电路器件衬底上的有源元件的清晰度(resolution)起到辅助作用的子清晰度元件。清晰度辅助元件出现在掩模中，但没有作为独立的元件印刷到半导体衬底上。移相器是清晰度辅助元件的例子。对于本说明书来说，加有光学接近校正的元件被认为是清晰度辅助元件。
7. 虚拟元件包括被印刷到集成电路器件衬底上的元件，这些元件不是上面所定义的任何其它类型的元件。根据不同的目的在集成电路器件中使用不同类型的虚拟元件。在沿最外边缘的存储阵列上使用虚位线(dummy bit lines)，以使阵列上的所有有源位线可以被统一构图。不同于虚位线，抛光虚拟元件是在集成电路器件的掩模的元件级上添加的虚拟元件，以改善当前或随后形成的级上的抛光特性。在器件的正常工作中不需要抛光虚拟元件。
8. 电子设计规则是在集成电路内规定最小间隔、元件尺寸或元件间重叠的规则。电子设计规则部分通过处理边界和器件性能(对闭锁、电流泄漏等的抵抗性)来确定。
9. 抛光虚拟元件设计规则是电子设计规则的子集，但特指抛光虚拟元件。通常，抛光虚拟元件和有源元件或另一抛光虚拟元件之间的最小间隔至少为1微米且通常不超过10微米左右。
10. 差别排除区是同一元件级上抛光虚拟元件和有源元件之间的最小间隔与两个有源元件之间的最小间隔之间的差别。
11. 虚拟元件可用区是冲模上可供虚拟元件使用的部分。该部分是冲模和有源控制或环境保护元件的区域与这些元件相应的排除区之间的差别。在优选实施例中，该区域没有任何有源元件。
12. 元件密度是通过确定由元件占用的区域部分而计算出的。在一种实施例中，该区域是正方形或圆形。
13. 低局部元件密度是元件密度的特定类型。术语“局部”指该区域具有5-35微米左右的宽度和高度。当在小型有源元件(每一侧小于3微米左右)的任何一侧在至少10-15微米左右的范围内没有其它元件时，通常可以在小型有源元件的邻近处发现低局部元件密度值。
在一种实施例中，集成电路器件拥有元件级上的具有第一所需虚拟元件零密度的第一区，第一区内的第一局部区域，在元件级上具有比第一所需虚拟元件密度大的第二所需虚拟元件密度的第二区，第一局部区域内的第一有源元件25，第一局部区域内的第二有源元件12，第一有源元件和第二有源元件之间、拥有跨过第一距离的无虚拟元件区的虚拟元件可用区，以及部分虚拟元件可用区内、邻近第二有源元件、从而超过第一所需虚拟元件密度的第一虚拟元件14。在一种实施例中，所需密度元件密度是在大于100×100微米左右的区域上计算出的。
在另一实施例中，集成电路器件拥有不带有抛光虚拟元件14的第一有源元件区，抛光虚拟元件区，以及至少邻近部分抛光虚拟元件区的虚拟元件可用区。抛光虚拟元件区拥有邻近并包围第一有源元件区的第一抛光虚拟元件密度，虚拟元件可用区拥有第二抛光虚拟元件密度。第二抛光虚拟元件密度基本上低于第一抛光虚拟元件密度。在一种实施例中，第一有源元件区小于400平方微米。
此外，虚拟元件可用区可以至少为400平方微米。集成电路器件还可以部分组装有有源元件。抛光虚拟元件区还可以至少拥有几排包围第一有源元件区的虚拟元件。本发明由权利要求书定义，且参考附图能对其更好地理解。
图1是在形成半导体器件的集成电路器件的栅极前基本上已形成的晶体管之间的区域的剖面图。这些晶体管形成在半导体衬底10上。半导体衬底10可以是硅、绝缘硅(SOI)、砷化镓等。在优选实施例中，半导体衬底10是单晶硅或多晶硅。有源元件12和有源元件25均从部分半导体衬底10、衬垫氧化物层40和氮化物层60上形成。为了形成有源元件12和25，可以采用任何适当的工艺来形成衬垫氧化物层40和氮化物层60，例如化学气相沉积(CVD)、物理气相沉积(PVD)、旋涂工艺、热生长等以及上述工艺的结合。在一种实施例中，衬垫氧化物层40是140埃(厚度)的二氧化硅且利用热生长工艺形成。在相同或不同的实施例中，氮化物层60为1400埃(厚度)且利用CVD或PVD沉积。接下来，对衬垫氧化物层40、氮化物层60和半导体衬底10进行图形生成和蚀刻以形成沟道15和35以及有源元件12和25。
沟道15和35包含有虚拟元件可用区。位于半导体衬底10内的沟道15把有源元件12和25隔开至少10微米左右，或者更特殊地，至少20微米左右。有源元件12拥有低局部元件密度。在本实施例中，有源元件12的宽度为0.2微米左右。有源元件25和12的宽度是在元件的顶部测量的。在一种实施例中，有源元件12与另一有源元件由至少10微米长的沟道15隔开。沟道15和35包含有虚拟元件可用区。在一种实施例中，有源元件25至少和有源元件12一样宽。在另一实施例中，有源元件12的宽度大体上小于有源元件25的宽度。在一种实施例中，有源元件25为10微米宽。在另一实施例中，有源元件25是由更小的有源元件组成的组。这些更小的有源元件可以是多个高密度的有源元件。在本实施例中，有源元件25组的宽度将是每个有源元件的总宽度(在元件的顶部)加上在元件的顶部之间测量到的每个有源元件之间的距离。
如图2所示，第一电介质层80沉积在剩下的氮化物层60上以及沟道15和35内。用于沉积电介质的诸如CVD、PVD或这两种的组合等典型工艺得到了使用。通常，电介质层80是3,000-10,000埃的二氧化硅。使用化学机械抛光(CMP)工艺对第一电介质层80进行整平，这生成了第一基本平坦的表面90和第二基本平坦的表面95如图3所示。整平之后，基本上只在沟道15和35内剩下的第一电介质层80。此外，氮化物层60变得更薄，生成了氮化物层62。但是，沟道15内的基本平坦的表面90和95彼此之间基本上没有共面，这是由本发明人发现的。话句话说，在整平后，第一电介质层80根据在沟槽15内测量厚度的不同地方而拥有基本上不同的厚度。这是由于在有源元件12和25上第一电介质层80的不同抛光速率而引起的。
使用湿蚀刻、干蚀刻或结合两种工艺等除去氮化物层62和衬垫氧化物层40。在一种实施例中进行干蚀刻，使用含氟的、诸如CF4或NF3的化学剂来除去衬垫氧化物层40，而使用含碳和氟的、诸如CF4的化学剂除去氮化物层62。如图4所示，蚀刻生成了第一电介质层80内的槽200。
参考图5，在有源元件25和12上形成第二电介质层100。在一种实施例中，第二电介质层100是通过热生长形成的二氧化硅层。另外，可以使用CVD、PVD等以及结合上述工艺来形成第二电介质层100。如果执行CVD或PVD，可能需要执行图形生成和蚀刻工艺。在另一实施例中，第二电介质层100可通过CVD、PVD或原子层沉积(ALD)来形成且可以是诸如ZrO2和HfO2的高-K材料。将对第二电介质层100进行图形生成和蚀刻以形成形成于半导体器件的邻近区域内的晶体管的栅氧化层。通过CVD、PVD或两种工艺的结合等在衬底10上沉积导电层110。导电层110可以是多晶硅、包含金属的材料或另一种导电材料。将对导电层110进行图形生成和蚀刻以形成形成于半导体器件衬底10上的晶体管的栅极。
通过湿蚀刻、干蚀刻或两种方法的结合除去导电层110和电介质层100后，在槽200内留下了纵条(stringer)120(如图6所示)。纵条120是不希望出现的，因为它会电连接形成在图中所示的区域两侧的冲模上多个晶体管的栅极。在另一实施例中，纵条120会造成集成电路器件的缺少或泄漏。本发明人已意识到例如纵条120的问题是由有源元件25和12的不同抛光率而引起的。
为了弥补第一电介质层80的不同抛光率，如图7所示，在形成有源元件12的同时，在有源元件12的两侧的附近且在虚拟元件可用区或沟道15和35内形成虚拟元件14。与有源元件25和12一样，虚拟元件14包括衬垫氧化物层40和氮化物层60。在一种实施例中，虚拟元件14的宽度为1-20微米左右，或者更优选地，为1-10微米。在一种实施例中，它们比有源元件12更宽。虚拟元件14的宽度也是在元件的顶部测量的。在一种实施例中，虚拟元件14至少和有源元件12一样宽。在一种实施例中，沟道15的宽度至少是虚拟元件14的五倍，或者更优选地，其宽度是虚拟元件14的5-10倍。在一种实施例中，在有源元件25和虚拟元件14之间存在一个没有虚拟元件14的虚拟元件可用区，它也可以称为无虚拟元件部分，至少为20微米宽。在另一实施例中，虚拟元件14位于至少把有源元件12和有源元件25隔开20微米的第一虚拟元件可用区内。虚拟元件14和有源元件12接近。在一种实施例中，虚拟元件14位于有源元件12的1-10微米之内。进而，在一种实施例中，有源元件12的宽度大体上小于有源元件25的宽度。在本实施例中，在虚拟元件14和有源元件25之间存在第二虚拟元件可用区，它至少20微米宽且没有虚拟元件。此外，在第一虚拟元件可用区内可能存在另一虚拟元件。
如图7所示，在有源元件25和12以及虚拟元件14上沉积第一电介质层80。可以使用任何前述的与第一电介质层80相关的材料和工艺。
如图8所示，在除去电介质层80和部分氮化物层60后，集成电路器件的表面170几乎是平坦的。在位于虚拟元件14和有源元件25之间不带有虚拟元件的虚拟元件可用区内，电介质层80可能不是平坦的。但是，如果与本优选实施例中的情形一样在这个区域内没有有源元件，这对于器件的功能性并不重要。此外，厚度的变化是在比如果不存在虚拟元件14更小的区域上的且小于没有虚拟元件14的结构的变化。
抛光之后，使用前述的湿蚀刻化学剂剥除衬垫氧化物层40和氮化物层62。如图9所示，第二电介质层100和导电层层110形成于半导体衬底10上。可以使用与图5相关的前述的相同的材料和工艺。如图10所示，当除去导电层110时，纵条120在添加虚拟元件14时已不存在。这是由于没有虚拟元件14时槽200更小且更加一致。
如果需要或必要的话，可在集成电路器件上添加同一或不同元件级的其它虚拟元件以解决其它的问题，例如抛光问题。
图11示出了被虚拟元件14和30包围的有源元件25和12的平面图。如前面与图7-10相关的描述，虚拟元件14邻近有源元件12的两侧。有源元件12的每一侧无需都被虚拟元件14包围且有源元件25不被任一虚拟元件14包围。是否存在包围有源元件12和25的虚拟元件14依赖于有源元件12和25的各个边缘上的元件密度。在一种实施例中，如前面所描述，由于有源元件25的元件密度足够大，有源元件25不被任一虚拟元件包围。如图11所示，在另一实施例中，由于有源元件25具有低局部元件密度，有源元件25完全被虚拟元件30包围。因此，需要添加虚拟元件14以提高元件密度。有源元件25周围的多个虚拟元件14与有源元件25隔开有第一距离，它可以是与虚拟元件14和有源元件12隔开的相同的距离。在替代的实施例中，如果在有源元件25的角上而不是边缘上具有低元件密度，可以只在角上放置虚拟元件14。这对于有源元件12同样适用。例如，在前述的实施例中，有源元件12的两侧被虚拟元件14所包围。在替代的实施例中，如图11所示，有源元件12的每一侧都可能被虚拟元件14所包围。此外，这依赖于有源元件12和25的特定的角和边缘上的元件密度。通常来说，如果元件密度低于25-75％，则需要添加虚拟元件。
在前面的说明中，已参考具体实施例对本发明进行描述。但是，本技术领域的普通技术人员应该理解在不背离所附权利要求所定义的本发明的范围的前提下，可以作出各种修改和改变。例如，可能在半导体衬底10的其它区域内进行以形成晶体管的源极区和漏极区的掺杂(doping)步骤可能在前述的工艺之间进行。因此，本说明书和附图被认为是示例性的，而不是限制性的，且所有这种修改都认为是包含在本发明的范围内。
上面已对关于具体实施例的权益、其它优点和问题解决方案进行了描述。但是，这些权益、优点、问题解决方案和其它可能带来任何权益、优点或问题解决方案或变得更加明显的任何因素都不应被理解为任一或所有权利要求的关键的、所需的、或必要的特性或元素。在文中所使用的术语“包含(comprises，comprising)”或任意其它变化形式意旨涵盖非排它性的包括，例如包含一系列元素的工艺、方法、物品或装置并不是只包括那些列出的元素，而是可能包括其它没有明确列出的或者这些工艺、方法、事物或装置本身固有的元素。

Claims (10)

1.一种集成电路器件，其包括：
半导体衬底；
位于所述半导体衬底内、具有第一宽度的第一有源元件；
位于所述半导体衬底内、具有基本上小于第一有源元件的第二宽度的第二有源元件；
位于所述半导体衬底内、把所述第一有源元件和所述第二有源元件至少隔开20微米的第一虚拟元件可用区，其中该第一虚拟元件可用区没有任何有源元件；
位于所述第一虚拟元件可用区内且邻近所述第二有源元件的第一虚拟元件；以及
位于所述第一虚拟元件可用区内、把所述第一虚拟元件和所述第一有源元件至少隔开20微米的第二虚拟元件可用区，其中该第二虚拟元件可用区没有任何虚拟元件。
2.如权利要求1所述的集成电路器件，其中所述第二有源元件和所述第一虚拟元件相隔第一距离。
3.如权利要求2所述的集成电路器件，其进一步包括：
包围所述第二有源元件且与其相隔所述第一距离的多个虚拟元件。
4.如权利要求3所述的集成电路器件，其进一步包括位于所述第一虚拟元件可用区内且邻近所述第一有源元件的第二虚拟元件。
5.一种在半导体衬底上形成集成电路器件的方法，其包括：
同时在所述半导体衬底内形成具有第一宽度的第一有源元件，具有第二宽度、通过不带有有源元件的虚拟元件可用区与所述第一有源元件隔开的第二有源元件，以及位于虚拟元件可用区内、具有第三宽度的第一虚拟元件；以及
其中，所述第一虚拟元件位于所述第二有源元件的邻近处，并且通过跨过所述第三宽度的至少五倍距离的所述虚拟元件可用区的无虚拟元件部分与所述第一有源元件隔开。
6.如权利要求5所述的方法，其进一步包括在所述虚拟元件可用区内形成邻近于所述第一有源元件的第二虚拟元件。
7.如权利要求6所述的方法，其中所述第三宽度为大约1至10微米之间。
8.如权利要求7所述的方法，其中所述第一有源元件包括多个高密度有源元件。
9.一种形成于半导体衬底上的集成电路器件，其包括：
元件级上具有第一所需虚拟元件零密度的第一区；
所述第一区内的第一局部区域；
所述元件级上具有比所述第一所需虚拟元件密度大的第二所需虚拟元件密度的第二区；
所述第一局部区域内的第一有源元件；
所述第一局部区域内的第二有源元件；
所述第一有源元件和所述第二有源元件之间、具有跨过第一距离的无虚拟元件区的虚拟元件可用区；以及
位于部分所述虚拟元件可用区内、邻近所述第二有源元件、从而超过所述第一所需虚拟元件密度的第一虚拟元件。
10.一种集成电路器件，其包括：
不带有抛光虚拟元件的第一有源元件区；
具有邻近并包围所述第一有源元件区的第一抛光虚拟元件密度的第一抛光虚拟元件区；以及
至少邻近部分所述抛光虚拟元件区、具有第二抛光虚拟元件密度的虚拟元件可用区，其中，所述第二抛光虚拟元件密度基本上低于所述第一抛光虚拟元件密度。
CN028092643A 2001-06-04 2002-05-02 使用虚拟元件来抛光集成电路器件的方法 Expired - Fee Related CN100407383C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/873,810 US6611045B2 (en) 2001-06-04 2001-06-04 Method of forming an integrated circuit device using dummy features and structure thereof
US09/873,810 2001-06-04

Publications (2)

Publication Number Publication Date
CN1505833A true CN1505833A (zh) 2004-06-16
CN100407383C CN100407383C (zh) 2008-07-30

Family

ID=25362371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028092643A Expired - Fee Related CN100407383C (zh) 2001-06-04 2002-05-02 使用虚拟元件来抛光集成电路器件的方法

Country Status (7)

Country Link
US (1) US6611045B2 (zh)
EP (1) EP1397829A1 (zh)
JP (1) JP2004529504A (zh)
KR (1) KR20040004690A (zh)
CN (1) CN100407383C (zh)
TW (1) TWI226696B (zh)
WO (1) WO2002099865A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022061825A1 (zh) * 2020-09-27 2022-03-31 华为技术有限公司 硅通孔结构的制备方法和硅通孔结构

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
JP2003115540A (ja) * 2001-10-04 2003-04-18 Fujitsu Ltd 半導体集積回路および半導体集積回路の製造方法
US6803295B2 (en) * 2001-12-28 2004-10-12 Texas Instruments Incorporated Versatile system for limiting mobile charge ingress in SOI semiconductor structures
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
US7124386B2 (en) * 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US6812069B2 (en) * 2002-12-17 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for improving semiconductor process wafer CMP uniformity while avoiding fracture
US6933523B2 (en) * 2003-03-28 2005-08-23 Freescale Semiconductor, Inc. Semiconductor alignment aid
US6905967B1 (en) * 2003-03-31 2005-06-14 Amd, Inc. Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems
US7071074B2 (en) * 2003-09-24 2006-07-04 Infineon Technologies Ag Structure and method for placement, sizing and shaping of dummy structures
US7269803B2 (en) * 2003-12-18 2007-09-11 Lsi Corporation System and method for mapping logical components to physical locations in an integrated circuit design environment
US7305642B2 (en) * 2005-04-05 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits
US7305643B2 (en) * 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US8003539B2 (en) 2007-01-04 2011-08-23 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth
US7565639B2 (en) * 2007-01-04 2009-07-21 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth bulk tiles with compensation
US8741743B2 (en) * 2007-01-05 2014-06-03 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth
US7470624B2 (en) * 2007-01-08 2008-12-30 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth bulk/SOI hybrid tiles with compensation
KR101100934B1 (ko) * 2009-06-02 2012-01-02 주식회사 동부하이텍 반도체소자 및 그 제조방법
US8466560B2 (en) 2010-12-30 2013-06-18 Stmicroelectronics, Inc. Dummy structures having a golden ratio and method for forming the same
US8765607B2 (en) 2011-06-01 2014-07-01 Freescale Semiconductor, Inc. Active tiling placement for improved latch-up immunity
US8739078B2 (en) 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US10811255B2 (en) * 2018-10-30 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US594873A (en) * 1897-12-07 Douglas stanley hewitt
JPS59186342A (ja) 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5285017A (en) 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5278105A (en) 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
TW272310B (en) 1994-11-09 1996-03-11 At & T Corp Process for producing multi-level metallization in an integrated circuit
TW299458B (zh) 1994-11-10 1997-03-01 Intel Corp
JP3366471B2 (ja) * 1994-12-26 2003-01-14 富士通株式会社 半導体装置及びその製造方法
US5665633A (en) 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
KR0155874B1 (ko) 1995-08-31 1998-12-01 김광호 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
US5747380A (en) 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
US5885856A (en) 1996-08-21 1999-03-23 Motorola, Inc. Integrated circuit having a dummy structure and method of making
JPH10144635A (ja) 1996-11-11 1998-05-29 Sony Corp 平坦化研磨における研磨後の段差予測方法およびダミーパターン配置方法
US5923563A (en) 1996-12-20 1999-07-13 International Business Machines Corporation Variable density fill shape generation
JP3743120B2 (ja) 1997-02-21 2006-02-08 ソニー株式会社 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
JP3299486B2 (ja) 1997-10-08 2002-07-08 松下電器産業株式会社 半導体装置およびその製造方法
JP3488606B2 (ja) 1997-10-22 2004-01-19 株式会社東芝 半導体装置の設計方法
US6281049B1 (en) * 1998-01-14 2001-08-28 Hyundai Electronics Industries Co., Ltd. Semiconductor device mask and method for forming the same
US6093631A (en) 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
US6087733A (en) 1998-06-12 2000-07-11 Intel Corporation Sacrificial erosion control features for chemical-mechanical polishing process
JP2000124305A (ja) 1998-10-15 2000-04-28 Mitsubishi Electric Corp 半導体装置
US6232161B1 (en) * 1998-12-15 2001-05-15 United Microelectronics Corp. Method for forming a dummy active pattern
US6396158B1 (en) 1999-06-29 2002-05-28 Motorola Inc. Semiconductor device and a process for designing a mask
US6486066B2 (en) * 2001-02-02 2002-11-26 Matrix Semiconductor, Inc. Method of generating integrated circuit feature layout for improved chemical mechanical polishing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022061825A1 (zh) * 2020-09-27 2022-03-31 华为技术有限公司 硅通孔结构的制备方法和硅通孔结构

Also Published As

Publication number Publication date
WO2002099865A1 (en) 2002-12-12
US20020179902A1 (en) 2002-12-05
TWI226696B (en) 2005-01-11
EP1397829A1 (en) 2004-03-17
US6611045B2 (en) 2003-08-26
KR20040004690A (ko) 2004-01-13
CN100407383C (zh) 2008-07-30
JP2004529504A (ja) 2004-09-24

Similar Documents

Publication Publication Date Title
CN100407383C (zh) 使用虚拟元件来抛光集成电路器件的方法
KR100383504B1 (ko) 반도체 장치 및 그 제조 방법
US4478679A (en) Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
EP0166983A2 (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US8136070B2 (en) Shallow trench isolation dummy pattern and layout method using the same
KR20090090327A (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
US20080157234A1 (en) Semiconductor device and method of manufacturing the same
US8013384B2 (en) Method for manufacturing a high integration density power MOS device
US7573086B2 (en) TaN integrated circuit (IC) capacitor
US8053370B2 (en) Semiconductor device and fabrications thereof
CN108231757B (zh) 一种半导体器件及其制造方法
CN108630549B (zh) 半导体器件及其形成方法
CN1395306A (zh) 半导体存储器件及其制造方法
CN113889537B (zh) 半导体器件及其制作方法
US20070048962A1 (en) TaN integrated circuit (IC) capacitor formation
US8362531B2 (en) Method of patterning semiconductor structure and structure thereof
US8728949B2 (en) Method for fabricating a semiconductor device
JP3185274B2 (ja) 半導体装置の製造方法
KR100485158B1 (ko) 반도체 소자의 트렌치 및 트렌치 제조방법
KR970005031A (ko) 저저항 배선구조를 갖는 반도체장치 및 그 제조방법
CN1492482A (zh) 形成开口的方法
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR20000026363A (ko) 트랜치형 소자분리막의 사이드 월 도핑 방법
US20070145497A1 (en) Semiconductor device
KR20020022376A (ko) 반도체 장치에서 소자 분리 영역의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREESCALE SEMICONDUCTOR INC.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20041203

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20041203

Address after: texas

Applicant after: Fisical Semiconductor Inc.

Address before: Illinois

Applicant before: Motorola Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: NXP America Co Ltd

Address before: texas

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20190502