CN113889537B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN113889537B CN113889537B CN202111482363.XA CN202111482363A CN113889537B CN 113889537 B CN113889537 B CN 113889537B CN 202111482363 A CN202111482363 A CN 202111482363A CN 113889537 B CN113889537 B CN 113889537B
- Authority
- CN
- China
- Prior art keywords
- isolation
- shallow trench
- semiconductor device
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 27
- 238000002955 isolation Methods 0.000 claims abstract description 188
- 230000003071 parasitic effect Effects 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 230000000903 blocking effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
Description
技术领域
本发明涉及半导体技术领域，具体地涉及一种半导体器件以及一种半导体器件的制作方法。
背景技术
目前硅基芯片在产业与应用中占据主导地位，由于产业发展对电子仪器的精密度、集成度和可靠性提出了更高的要求，因此纳米级半导体器件应用广泛。其中，硅基MOS器件是构成集成电路（芯片）的主要器件之一。
现有的MOS器件容易产生，采用浅槽隔离技术来实现隔离，减小MOS器件的表面积。但是，在辐照条件下NMOS器件的氧化层中引入氧化物陷阱电荷，当NMOS器件两侧的浅槽隔离（shallow trench isolation，简称STI）区域积累足够多的陷阱正电荷后，其库仑作用会导致沟宽方向沟道与STI结构界面处积累电子，从而生成寄生沟道，导致NMOS器件在未开启状态下泄漏电流的增加，影响器件的开关特性，从而增加芯片的静态功耗、降低寿命。由于纳米级MOS器件的沟道愈窄更易开启寄生晶体管，泄漏电流成为纳米级MOS器件退化的重要因素。
发明内容
本发明的目的是提供一种半导体器件及其制作方法，以降低半导体器件的泄漏电流。
为了实现上述目的，本发明一方面提供一种半导体器件，包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。
进一步地，所述第二隔离部设置于所述半导体器件的沿沟宽方向的沟道与所述浅槽隔离结构的界面处。
进一步地，所述第二隔离部的深度小于所述第一隔离部的深度，所述第二隔离部的宽度小于所述第一隔离部的宽度。
进一步地，所述第一隔离部为凹槽，所述第二隔离部为凸台，所述凹槽与所述凸台相契合。
进一步地，作为所述第一隔离部的凹槽内填充有SiO2，作为所述第二隔离部的凸台材料为Si（111）。
进一步地，所述浅槽隔离结构设置有多个第二隔离部，所述多个第二隔离部位于所述栅电极在所述浅槽隔离结构的投影范围内。
进一步地，所述栅电极与所述源电极之间的间隙区域以及所述栅电极与所述漏电极之间的间隙区域覆盖钝化层。
本发明另一方面提供一种半导体器件的制作方法，所述半导体器件为上述的半导体器件，所述方法包括：
采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构；
在硅基衬底的除浅槽隔离结构之外的区域制作栅电极、源电极和漏电极。
进一步地，所述采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构，包括：
在硅基衬底上生长氧化物缓冲层；
在所述氧化物缓冲层上淀积氮化物保护层；
利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部；
在作为第一隔离部的凹槽内填充氧化物；
去除硅基衬底表面的氮化物保护层和氧化物缓冲层，形成表面平整的浅槽隔离结构。
进一步地，所述利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部，包括：
在所述氮化物保护层表面涂光刻胶；
将第一隔离部和第二隔离部的STI图形通过掩膜版转移到光刻胶上；
通过光刻胶的掩膜图形保护硅基衬底的对应第二隔离部的区域不被刻蚀，形成作为第二隔离部的凸台，未被光刻胶的掩膜图形保护的区域被刻蚀形成作为第一隔离部的凹槽。
进一步地，所述在硅基衬底的除浅槽隔离结构之外的区域制作栅电极，包括：
在硅基衬底的除浅槽隔离结构之外的区域，由下而上依次生长二氧化硅层、电介质层、多晶硅层，形成栅电极层级结构；
在所述栅电极层级结构表面划分出栅电极的区域，去除栅电极的区域之外的二氧化硅层、电介质层、多晶硅层，得到栅电极。
进一步地，所述制作源电极和漏电极，包括：
在硅基衬底的除浅槽隔离结构和栅电极之外的区域，采用离子注入法进行掺杂，形成源漏区域；
在源漏区域淀积金属形成源电极和漏电极；
在源电极和漏电极之间的间隙区域覆盖生长SiN钝化层。
本发明提供的半导体器件及其制作方法，在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，阻碍寄生沟道的形成，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流，提升半导体器件的开关特性。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的半导体器件的结构示意图；
图2是图1沿A方向的剖面示意图；
图3是图1沿B方向的剖面示意图；
图4是本发明另一实施方式提供的半导体器件的结构示意图；
图5是本发明实施方式提供的半导体器件的制作方法的流程图；
图6是本发明实施方式提供的浅槽隔离结构的制作流程图。
附图标记说明
1-栅电极，1a-二氧化硅层，1b-电介质层，1c-多晶硅层，
2-源电极，3-漏电极，4-第一隔离部，5-第二隔离部，
6-阱区，7-衬底，8-钝化层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1是本发明一种实施方式提供的半导体器件的结构示意图；图2是图1沿A方向的剖面示意图；图3是图1沿B方向的剖面示意图。如图1-3所示，本实施方式提供的半导体器件，包括栅电极1、源电极2、漏电极3和浅槽隔离结构，所述浅槽隔离结构包括第一隔离部4和第二隔离部5，所述第二隔离部5与所述第一隔离部4契合构成整体的浅槽隔离结构。所述第二隔离部5设置于半导体器件的沿沟宽方向的沟道与浅槽隔离结构的界面处，所述第二隔离部5用于阻碍半导体器件内寄生沟道的形成。
如图2和图3所示，本实施方式提供的半导体器件结构包括衬底7，衬底7的上方被浅槽隔离结构隔离开的区域为有源区，有源区划分为阱区6、栅区（栅电极1）以及位于栅区两端的源区（源电极2）和漏区（漏电极3）。栅电极1包括自下而上的二氧化硅层1a、电介质层1b和多晶硅层1c，栅电极1与源电极2之间的间隙区域以及栅电极1与漏电极3之间的间隙区域覆盖SiN钝化层8。现有技术中，半导体器件的浅槽隔离区域为一个凹槽结构，凹槽内填充了起隔离作用的氧化物，在辐照条件下浅槽隔离区域会引入氧化物陷阱电荷，当器件两侧的浅槽隔离区域积累足够多的陷阱正电荷后，在电荷的库仑力作用下会导致器件的沟宽方向沟道与浅槽隔离结构界面处积累电子，从而生成寄生沟道，导致器件在未开启状态下泄漏电流增加。本实施方式的半导体器件，在浅槽隔离区域设置相契合的第一隔离部4和第二隔离部5，通过第二隔离部5将寄生沟道延伸至浅槽隔离区域内，阻碍寄生沟道的形成，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流，提升半导体器件的开关特性。
优选实施方式中，第二隔离部5的深度小于第一隔离部4的深度，第二隔离部5的宽度小于第一隔离部4的宽度，使寄生沟道延伸至浅槽隔离区域内，使浅槽隔离区域的深度大于源漏电场所能扩展的纵向距离，进一步减缓或阻断寄生沟道内电荷的流动，减小浅槽隔离区域的泄漏电流。
如图3所示，所述第一隔离部4为凹槽，所述第二隔离部5为凸台，所述凹槽与所述凸台相契合。作为第一隔离部4的凹槽内填充SiO2，作为第二隔离部5的凸台材料与衬底的材料相同，优选为Si（111）或SiC。作为第一隔离部4的凹槽结构和作为第二隔离部5的凸台结构，增大了浅槽隔离结构的表面积，能够提高半导体器件的导热性能。
可选实施方式中，所述浅槽隔离结构设置有多个第二隔离部，多个第二隔离部位于栅电极在浅槽隔离结构的投影范围内。图4是本发明另一实施方式提供的半导体器件的结构示意图。如图4所示，所述浅槽隔离结构包括两个第二隔离部5，两个第二隔离部5位于栅电极在浅槽隔离结构的投影范围内，两个第二隔离部5的深度均小于第一隔离部4的深度，两个第二隔离部5的宽度之和小于栅电极1的宽度。
图5是本发明实施方式提供的半导体器件的制作方法的流程图。如图5所示，本实施方式提供一种半导体器件的制作方法，所述半导体器件为上述实施方式提供的半导体器件，所述方法包括以下步骤：
S10、采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构。
图6是本发明实施方式提供的浅槽隔离结构的制作流程图。如图6所示，采用浅槽隔离工艺形成浅槽隔离结构，包括以下子步骤：
S11、在硅基衬底上生长氧化物缓冲层。
硅片（Si（111）或SiC）清洗后，在其表面生长150埃的SiO2氧化层，用于缓冲硅基衬底与随后淀积的氮化硅之间的应力。
S12、在氧化物缓冲层上淀积氮化物保护层。
在硅片表面淀积一层氮化硅Si3N4形成保护层。氮化硅保护层在整个浅槽隔离区形成过程中的作用是：a、氮化硅是一层坚固的掩膜材料，有助于在STI氧化物淀积过程中保护有源区；b、浅槽隔离区形成后需要在槽内填充起绝缘作用的氧化物，并通过化学机械研磨工艺将多余的氧化物去除及平坦化，氮化硅将在研磨工艺中起到阻挡作用并作为工艺停止的检出层。
S13、利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部。
具体的，在氮化物保护层表面涂光刻胶；将带有第一隔离部和第二隔离部的STI图形通过掩膜版转移到光刻胶上；通过光刻胶的掩膜图形保护硅基衬底的对应第二隔离部的区域不被刻蚀，形成作为第二隔离部的凸台，未被光刻胶的掩膜图形保护的区域被刻蚀（被离子和强腐蚀性化学物质刻蚀掉Si3N4、SiO2以及硅基材料）形成作为第一隔离部的凹槽。
S14、在作为第一隔离部的凹槽内填充氧化物。
采用（Chemical VaporDeposition，简称CVD）化学气相沉积方法在作为第一隔离部的凹槽内填充SiO2。
S15、去除硅基衬底表面的氮化物保护层和氧化物缓冲层，形成表面平整的浅槽隔离结构。
采用化学机械研磨去除硅基衬底、第一隔离部和第二隔离部表面多余的Si3N4、SiO2，进行表面平坦化处理。
S20、在硅基衬底的除浅槽隔离结构之外的区域制作栅电极、源电极和漏电极。
在硅基衬底的除浅槽隔离结构之外的区域，由下而上依次生长二氧化硅层、高k电介质层、多晶硅层，形成栅电极层级结构。在栅电极层级结构表面划分出栅电极的区域，去除栅电极的区域之外的二氧化硅层、高k电介质层、多晶硅层，得到栅电极。
在硅基衬底的除浅槽隔离结构和栅电极之外的区域，采用离子注入法进行掺杂，形成源漏区域。在源漏区域淀积金属形成源电极和漏电极；在源电极和漏电极之间的间隙区域覆盖生长SiN钝化层，形成半导体器件整体结构。
本实施方式提供的制作方法，采用浅槽隔离工艺形成包括第一隔离部和第二隔离部的浅槽隔离结构，得到降低泄露电流的纳米级半导体器件，工艺简单，成本低。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。
Claims (8)
1.一种半导体器件，包括栅电极、源电极和漏电极，其特征在于，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；
所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成；
所述第一隔离部为利用掩膜版在硅基衬底上刻蚀形成的凹槽，所述第二隔离部为利用所述掩膜版在所述硅基衬底上刻蚀形成的凸台，作为所述第一隔离部的凹槽内填充有硅氧化物；
所述第二隔离部设置于所述半导体器件的沿沟宽方向的沟道与所述浅槽隔离结构的界面处；
所述第二隔离部的深度小于所述第一隔离部的深度，所述第二隔离部的宽度小于所述第一隔离部的宽度，所述第二隔离部位于所述栅电极在所述浅槽隔离结构的投影范围内。
2.根据权利要求1所述的半导体器件，其特征在于，作为所述第一隔离部的凹槽内填充的硅氧化物为SiO2，作为所述第二隔离部的凸台的材料为Si（111）。
3.根据权利要求1所述的半导体器件，其特征在于，所述浅槽隔离结构设置有多个第二隔离部，多个所述第二隔离部均位于所述栅电极在所述浅槽隔离结构的投影范围内。
4.根据权利要求1所述的半导体器件，其特征在于，所述栅电极与所述源电极之间的间隙区域以及所述栅电极与所述漏电极之间的间隙区域覆盖钝化层。
5.一种半导体器件的制作方法，所述半导体器件为权利要求1-4中任一项权利要求所述的半导体器件，其特征在于，所述方法包括：
采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构；
在硅基衬底的除浅槽隔离结构之外的区域制作栅电极、源电极和漏电极；
所述采用浅槽隔离工艺在硅基衬底上刻蚀出第一隔离部和第二隔离部形成浅槽隔离结构，包括：
在硅基衬底上生长氧化物缓冲层；
在所述氧化物缓冲层上淀积氮化物保护层；
利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部；
在作为第一隔离部的凹槽内填充氧化物；
去除硅基衬底表面的氮化物保护层和氧化物缓冲层，形成表面平整的浅槽隔离结构。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述利用掩膜版刻蚀出凹槽作为第一隔离部和凸台作为第二隔离部，包括：
在所述氮化物保护层表面涂光刻胶；
将第一隔离部和第二隔离部的STI图形通过掩膜版转移到光刻胶上；
通过光刻胶的掩膜图形保护硅基衬底的对应第二隔离部的区域不被刻蚀，形成作为第二隔离部的凸台，未被光刻胶的掩膜图形保护的区域被刻蚀形成作为第一隔离部的凹槽。
7.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述在硅基衬底的除浅槽隔离结构之外的区域制作栅电极，包括：
在硅基衬底的除浅槽隔离结构之外的区域，由下而上依次生长二氧化硅层、电介质层、多晶硅层，形成栅电极层级结构；
在所述栅电极层级结构表面划分出栅电极的区域，去除栅电极的区域之外的二氧化硅层、电介质层、多晶硅层，得到栅电极。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述在硅基衬底的除浅槽隔离结构之外的区域制作源电极和漏电极，包括：
在硅基衬底的除浅槽隔离结构和栅电极之外的区域，采用离子注入法进行掺杂，形成源漏区域；
在源漏区域淀积金属形成源电极和漏电极；
在源电极和漏电极之间的间隙区域覆盖生长钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111482363.XA CN113889537B (zh) | 2021-12-07 | 2021-12-07 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111482363.XA CN113889537B (zh) | 2021-12-07 | 2021-12-07 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113889537A CN113889537A (zh) | 2022-01-04 |
| CN113889537B true CN113889537B (zh) | 2022-03-04 |
Family
ID=79015721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111482363.XA Active CN113889537B (zh) | 2021-12-07 | 2021-12-07 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113889537B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| CN101266972A (zh) * | 2008-04-22 | 2008-09-17 | 北京大学 | 提高mosfet抗单粒子辐照的方法及一种mosfet器件 |
| CN102832250B (zh) * | 2012-09-14 | 2015-06-10 | 电子科技大学 | 一种分割环栅的抗辐照n型mosfet |
| CN102931127A (zh) * | 2012-10-10 | 2013-02-13 | 哈尔滨工程大学 | 一种抗辐射加固浅槽隔离结构形成方法 |
| CN104752513B (zh) * | 2015-03-12 | 2017-11-21 | 西安电子科技大学 | 一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法 |
-
2021
- 2021-12-07 CN CN202111482363.XA patent/CN113889537B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113889537A (zh) | 2022-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070059897A1 (en) | Isolation for semiconductor devices | |
| KR100473731B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101475150B1 (ko) | 주입 분리 디바이스 및 그 형성 방법 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| KR20050106878A (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| US9847347B1 (en) | Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof | |
| CN116741638A (zh) | 一种ldmos器件及其制造方法 | |
| CN113889537B (zh) | 半导体器件及其制作方法 | |
| KR100866721B1 (ko) | 반도체 소자의 형성 방법 | |
| US20200357912A1 (en) | Formation method of semiconductor device structure with gate stacks | |
| CN102569086B (zh) | 半导体器件及其形成方法 | |
| KR100466207B1 (ko) | 반도체 소자의 제조 방법 | |
| US11139209B2 (en) | 3D circuit provided with mesa isolation for the ground plane zone | |
| CN109904072B (zh) | 半导体器件及其形成方法 | |
| US20050106835A1 (en) | Trench isolation structure and method of manufacture therefor | |
| KR100907997B1 (ko) | 모스 트랜지스터의 제조 방법 및 구조 | |
| CN116072726A (zh) | 半导体结构及其形成方法 | |
| KR100935191B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN117198880A (zh) | 半导体结构的形成方法 | |
| KR100966994B1 (ko) | 반도체 소자의 형성 방법 | |
| US9362123B2 (en) | Structure and method for integrated devices on different substartes with interfacial engineering | |
| CN114551596A (zh) | 半导体结构及其形成方法 | |
| KR100827531B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |