CN116741638A - 一种ldmos器件及其制造方法 - Google Patents
一种ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN116741638A CN116741638A CN202310684611.1A CN202310684611A CN116741638A CN 116741638 A CN116741638 A CN 116741638A CN 202310684611 A CN202310684611 A CN 202310684611A CN 116741638 A CN116741638 A CN 116741638A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- oxide layer
- ldmos
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 145
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 210000000746 body region Anatomy 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件及其制造方法，提供基底，基底包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区，基底上各区形成有栅极结构；依次淀积第一氧化层、氮化硅层和第二氧化层；在LDMOS区的栅极结构上方形成具有场板结构形成区域图案的光刻胶图形；以光刻胶图形为掩膜，对第二氧化层进行刻蚀，然后以氮化硅层为硬掩膜，刻蚀去除残留的第二氧化层；去除氮化硅层；利用湿法刻蚀工艺刻蚀第一氧化层，并对基底表面进行预清洗处理，形成由第一氧化层、氮化硅层和第二氧化层共同构成的SAB膜层。本发明的SAB膜层，相比单层氧化层，厚度更低，而且在不增加光罩的情况下就能降低SAB横向偏差并兼容核心区的小尺寸多晶硅器件。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种LDMOS器件及其制造方法。
背景技术
在半导体技术领域，LDMOS(LaterallyDiffusedMetalOxide Semiconductor，横向扩散金属氧化物半导体)由于在增益、线性度、开关性能、散热性能等方面的优势而被广泛应用于通讯类半导体器件之中。图1显示为目前业界常规的以SAB为介电层的孔场板(contactfieldplate，CFP)结构的LDMOS器件的结构示意图。如图1所示，SAB采用氧化层(oxide)结构，为了达到较高击穿电压(BreakdownVoltage，BV)，SAB需要一定厚度，但当SAB沉积(dep)厚度过厚时，核心器件(coredevice)区域中多晶硅间间距较小的区域oxide薄膜会堆叠，后续需要大量湿法清洗去除，导致SAB横向偏差(bias)过大，进而导致器件BV降低，甚至可能需要额外增加光罩刻蚀核心器件区域的SAB。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种LDMOS器件的制造方法，用以优化SAB工艺窗口，兼容核心区的小多晶硅尺寸器件，提升器件性能。
本发明提供一种LDMOS器件的制造方法，包括以下步骤：
步骤一、提供基底，所述基底包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区，且所述基底上各区皆形成有栅极结构；
步骤二、在所述基底表面和所述栅极结构表面依次淀积第一氧化层、氮化硅层和第二氧化层；
步骤三、在所述LDMOS区的栅极结构上方形成具有场板结构形成区域图案的光刻胶图形；
步骤四、以所述光刻胶图形为掩膜，对所述第二氧化层进行刻蚀，然后以所述氮化硅层为硬掩膜，刻蚀去除残留的所述第二氧化层；
步骤五、去除所述氮化硅层；
步骤六、利用湿法刻蚀工艺刻蚀所述第一氧化层，并对所述基底表面进行预清洗处理，形成由所述第一氧化层、所述氮化硅层和所述第二氧化层共同构成的SAB膜层；
步骤七、淀积层间介质层并刻蚀形成位于所述SAB膜层上的场板孔；
步骤八、在所述场板孔中填充导电材料以形成孔场板。
优选地，步骤一中所述LDMOS区的基底内形成有N型漂移区、P型体区、P型隔离结构、N型埋层、P型埋层以及源漏区，所述P型体区位于所述N型漂移区内，所述P型隔离结构位于所述N型漂移区和所述N型埋层之间。
优选地，步骤一中所述LDMOS区的基底内还形成有位于所述N型漂移区两侧与所述P型隔离结构接在一起的P型阱、位于所述P型阱外侧与所述N型埋层连接的N型阱、以及位于所述P型埋层上方的P型阱。
优选地，步骤二中所述第一氧化层的厚度为100～200埃，所述氮化硅层的厚度为200～800埃，所述第二氧化层的厚度为800～1600埃。
优选地，步骤二中所述淀积采用化学气相沉积工艺、等离子体增强化学气相沉积工艺和炉管工艺中的一种或多种。
优选地，步骤四中以所述氮化硅层为刻蚀停止层，对所述第二氧化层进行刻蚀。
优选地，步骤五中采用干法刻蚀工艺去除所述氮化硅层。
优选地，在步骤五之后步骤六之前，还包括移除所述光刻胶图形的工艺步骤。
优选地，步骤六中所述SAB膜层呈阶梯状。
本发明还提供一种RFLDMOS器件，包括：
基底，包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区；
位于所述基底上的栅极结构；
位于所述基底的N型埋层、P型埋层、N型漂移区、P型隔离结构、P型体区和源漏区，所述P型隔离结构位于所述N型漂移区和所述N型埋层之间，所述P型体区位于所述N型漂移区内；
N型阱和P型阱，包括位于所述N型漂移区两侧与所述P型隔离结构接在一起的P型阱、位于所述P型阱外侧与所述N型埋层连接的N型阱、位于所述P型埋层上方的P型阱；以及
场板结构，包括SAB膜层和形成在所述SAB膜层上的孔场板；所述SAB膜层覆盖于所述栅极结构的部分顶面、所述栅极结构靠近所述漏区一侧的侧壁以及所述栅极结构靠近所述漏区的表面，采用SiO2/SiN/SiO2三层介质结构，呈阶梯状。
本发明形成的SAB膜层采用SiO2/SiN/SiO2三层介质结构，SiN介电常数大，相同器件击穿电压BV需求下，可以降低SAB膜层厚度；而且以SiN为掩膜，在不增加光罩(Mask)的前提下，刻蚀核心器件形成区域堆叠的氧化层，可以降低SAB膜层横向偏差，且兼容核心器件形成区域的小多晶硅间距器件。本发明将LDMOS器件场板结构中SAB膜层由单层氧化层变为SiO2/SiN/SiO2三层介质结构，优化了工艺窗口。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为目前业界常规的以SAB为介电层的CFP结构的LDMOS器件的结构示意图；
图2显示为本发明实施例的LDMOS器件的制造方法的流程图；
图3-图7显示为本发明实施例的LDMOS器件的制造方法各步骤中的器件结构示意图；
图8显示为本发明实施例的LDMOS器件的结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图2显示为本发明实施例的LDMOS器件的制造方法的流程图；图3-图7显示为本发明实施例的LDMOS器件的制造方法各步骤中的器件结构示意图。如图2所示，本发明实施例的LDMOS器件的制造方法包括如下步骤：
步骤一、提供基底，包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区，且基底上各区皆形成有栅极结构。
如图3所示，基底包括多种类型的器件区，用于形成核心器件(Coredevice)的核心区、用于形成输入/输出器件(I/Odevice)的周边区和用于形成LDMOS器件的LDMOS区，而且基底上各区皆形成有栅极结构。具体地，作为示例，如图8所示，LDMOS区的基底内形成有N型埋层和P型埋层、位于N型埋层和P型埋层上方的外延层、位于外延层中的N型漂移区、P型体区、P型隔离结构、N型埋层、P型埋层以及源漏区。其中，P型体区位于N型漂移区内，P型隔离结构位于N型漂移区和N型埋层之间。N型阱和P型阱包括位于N型漂移区两侧与P型隔离结构接在一起的P型阱、位于P型阱外侧与N型埋层连接的N型阱、以及位于P型埋层上方的P型阱。LDMOS区的基底内还形成有浅沟槽隔离结构(STI)。基底用于为后续形成LDMOS提供工艺平台。除了本发明实施例所示的LDMOS区基底结构，LDMOS器件也可为其他结构类型的基底。
步骤二、如图3所示，在基底表面和栅极结构表面依次淀积第一氧化层、氮化硅层和第二氧化层。
如图3中箭头所示，由于coredevicePolyspace较小，如果淀积的是纯oxide，需要淀积更厚的oxide保证LDMOS击穿电压BV，导致oxide堆叠严重，但本发明实施例淀积的三层介质结构SiO2/SiN/SiO2，由于氮化硅SiN介电常数大，相同器件击穿电压BV需求下，需要淀积的厚度低，可以降低SAB膜层厚度。
本发明实施例中，步骤二中所述第一氧化层的厚度为100～200埃，所述氮化硅层的厚度为200～800埃，所述第二氧化层的厚度为800～1600埃。这里，厚度是范围内，不作具体限定。较佳地，第一氧化层的厚度为125埃，氮化硅层的厚度为250埃，第二氧化层的厚度为1000埃。本发明实施例中，采用化学气相沉积工艺、等离子体增强化学气相沉积工艺和炉管工艺中的一种或多种形成氧化层和氮化硅层。
步骤三、如图4所示，在LDMOS区的栅极结构上方形成具有场板结构形成区域图案的光刻胶图形。
本发明实施例中，利用光刻(曝光和显影)形成具有场板结构形成区域图案的光刻胶图形(PR)。
步骤四、如图5所示，以光刻胶图形为掩膜，对第二氧化层进行刻蚀，然后以氮化硅层为硬掩膜，刻蚀去除残留的第二氧化层。
本发明实施例中，以光刻胶图形为掩膜，氮化硅层为刻蚀停止层，对第二氧化层进行刻蚀，再以氮化硅层SiN为硬掩膜(Hard Mask)，继续刻蚀去除残留的第二氧化层，尤其是核心器件区域残余较厚的第二氧化层。如果是纯氧化层，继续刻蚀会损伤I/O器件区域和LDMOS区的栅极结构，湿法刻蚀则会导致SAB偏差(bias)增加。本发明实施例以氮化硅层为硬掩膜刻蚀核心器件形成区域堆叠的第二氧化层，在不增加光罩(Mask)的前提下，可以降低SAB场板横向偏差，兼容核心器件形成区域中小尺寸多晶硅器件。
步骤五、如图6所示，去除氮化硅层。
本发明实施例中，利用干法刻蚀将氮化硅层SiN去除。当然，也可用其他适用的方法。
步骤六、如图7所示，利用湿法刻蚀工艺刻蚀第一氧化层，并对基底表面进行预清洗处理，形成由第一氧化层、氮化硅层和第二氧化层共同构成的SAB膜层。
本发明实施例中，SAB膜层覆盖于栅极结构的部分顶面、栅极结构靠近漏区一侧的侧壁以及栅极结构靠近漏区的表面，呈阶梯状。预清洗处理为利用氢氟酸进行湿法清洗处理。利用氢氟酸去除基底表面氧化物，使洁净。
另外，本发明实施例在步骤五之后步骤六之前，还包括移除所述光刻胶图形的工艺步骤。
步骤七、淀积层间介质层并刻蚀形成位于SAB膜层上的场板孔。
步骤八、在场板孔中填充导电材料以形成孔场板。
本发明实施例中，在步骤六之后步骤七之前还包括在SAB膜层的掩蔽作用下，形成金属硅化物层于栅极、源区和漏区上的步骤，而且步骤七和步骤八中除了形成场板孔和孔场板，还可以一起形成其他的接触孔和接触插塞，如栅极接触孔和栅极插塞。
图8显示为本发明实施例的LDMOS器件的示意图。如图8所示，本发明实施例的LDMOS器件包括：衬底，位于衬底上方的N型埋层和P型埋层，位于N型埋层和P型埋层上方的外延层，位于外延层中的浅沟槽隔离结构、N型漂移区、P型隔离结构、P型体区和源漏区，位于N型漂移区两侧与P型隔离结构接在一起的P型阱，位于P型阱外侧与N型埋层连接的N型阱，位于P型埋层上方的P型阱，位于漂移区表面的栅极结构以及场板结构。
其中P型隔离结构位于N型漂移区和N型埋层之间，P型体区位于N型漂移区内。场板结构包括SAB膜层和形成在SAB膜层上的孔场板。SAB膜层覆盖于栅极结构的部分顶面、栅极结构靠近所述漏区一侧的侧壁以及栅极结构靠近所述漏区的表面，采用SiO2/SiN/SiO2三层介质结构，呈阶梯状。
本发明实施例将LDMOS器件场板结构中SAB膜层由单层氧化层变为三层介质结构，优化了工艺窗口和场板结构。SAB膜层采用oxide/SiN/oxide结构，SiN介电常数大，相同器件击穿电压BV需求下，可以降低SAB膜层厚度；而且以SiN为掩膜，在不增加光罩(Mask)的前提下，刻蚀核心器件形成区域堆叠的氧化层，实现了降低SAB膜层横向偏差，同时兼容核心器件形成区域的小多晶硅间距器件。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种LDMOS器件的制造方法，其特征在于，包括以下步骤：
步骤一、提供基底，所述基底包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区，且所述基底上各区皆形成有栅极结构；
步骤二、在所述基底表面和所述栅极结构表面依次淀积第一氧化层、氮化硅层和第二氧化层；
步骤三、在所述LDMOS区的栅极结构上方形成具有场板结构形成区域图案的光刻胶图形；
步骤四、以所述光刻胶图形为掩膜，对所述第二氧化层进行刻蚀，然后以所述氮化硅层为硬掩膜，刻蚀去除残留的所述第二氧化层；
步骤五、去除所述氮化硅层；
步骤六、利用湿法刻蚀工艺刻蚀所述第一氧化层，并对所述基底表面进行预清洗处理，形成由所述第一氧化层、所述氮化硅层和所述第二氧化层共同构成的SAB膜层；
步骤七、淀积层间介质层并刻蚀形成位于所述SAB膜层上的场板孔；
步骤八、在所述场板孔中填充导电材料以形成孔场板。
2.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤一中所述LDMOS区的基底内形成有N型漂移区、P型体区、P型隔离结构、N型埋层、P型埋层以及源漏区，所述P型体区位于所述N型漂移区内，所述P型隔离结构位于所述N型漂移区和所述N型埋层之间。
3.根据权利要求2所述的LDMOS器件的制造方法，其特征在于，步骤一中所述LDMOS区的基底内还形成有位于所述N型漂移区两侧与所述P型隔离结构接在一起的P型阱、位于所述P型阱外侧与所述N型埋层连接的N型阱、以及位于所述P型埋层上方的P型阱。
4.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤二中所述第一氧化层的厚度为100～200埃，所述氮化硅层的厚度为200～800埃，所述第二氧化层的厚度为800～1600埃。
5.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤二中所述淀积采用化学气相沉积工艺、等离子体增强化学气相沉积工艺和炉管工艺中的一种或多种。
6.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤四中以所述氮化硅层为刻蚀停止层，对所述第二氧化层进行刻蚀。
7.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤五中采用干法刻蚀工艺去除所述氮化硅层。
8.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，在步骤五之后步骤六之前，还包括移除所述光刻胶图形的步骤。
9.根据权利要求1所述的LDMOS器件的制造方法，其特征在于，步骤六中所述SAB膜层呈阶梯状。
10.一种采用权利要求1至9中任一项所述LDMOS器件的制造方法形成的LDMOS器件，其特征在于，包括：
基底；
位于所述基底上的栅极结构；
位于所述基底的N型埋层、P型埋层、N型漂移区、P型隔离结构、P型体区和源漏区，所述P型隔离结构位于所述N型漂移区和所述N型埋层之间，所述P型体区位于所述N型漂移区内；
N型阱和P型阱，包括位于所述N型漂移区两侧与所述P型隔离结构接在一起的P型阱、位于所述P型阱外侧与所述N型埋层连接的N型阱、位于所述P型埋层上方的P型阱；以及
场板结构，包括SAB膜层和形成在所述SAB膜层上的孔场板；所述SAB膜层覆盖于所述栅极结构的部分顶面、所述栅极结构靠近所述漏区一侧的侧壁以及所述栅极结构靠近所述漏区的表面，采用SiO2/SiN/SiO2三层介质结构，呈阶梯状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310684611.1A CN116741638A (zh) | 2023-06-09 | 2023-06-09 | 一种ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310684611.1A CN116741638A (zh) | 2023-06-09 | 2023-06-09 | 一种ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116741638A true CN116741638A (zh) | 2023-09-12 |
Family
ID=87905605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310684611.1A Pending CN116741638A (zh) | 2023-06-09 | 2023-06-09 | 一种ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741638A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457747A (zh) * | 2023-12-22 | 2024-01-26 | 粤芯半导体技术股份有限公司 | 一种嵌入式闪存工艺的demos结构及其制备方法 |
| CN117457747B (zh) * | 2023-12-22 | 2024-06-04 | 粤芯半导体技术股份有限公司 | 一种嵌入式闪存工艺的demos结构及其制备方法 |
-
2023
- 2023-06-09 CN CN202310684611.1A patent/CN116741638A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457747A (zh) * | 2023-12-22 | 2024-01-26 | 粤芯半导体技术股份有限公司 | 一种嵌入式闪存工艺的demos结构及其制备方法 |
| CN117457747B (zh) * | 2023-12-22 | 2024-06-04 | 粤芯半导体技术股份有限公司 | 一种嵌入式闪存工艺的demos结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652331B2 (en) | Semiconductor device and method for fabricating the same | |
| KR101447320B1 (ko) | 다중 게이트 유전체 계면에 대한 더미 구조 및 방법 | |
| JP2002231805A (ja) | 浅いトレンチアイソレーション構造を有する集積回路及びその製造方法 | |
| US6723617B1 (en) | Method of manufacturing a semiconductor device | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| TW202205436A (zh) | 半導體裝置 | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20120267727A1 (en) | Method for forming self-aligned contact | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| CN101339902A (zh) | 制造半导体高压器件的方法 | |
| CN116741638A (zh) | 一种ldmos器件及其制造方法 | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| KR100875170B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성 방법 | |
| US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| US20110001185A1 (en) | Device | |
| CN113889537B (zh) | 半导体器件及其制作方法 | |
| CN111477590B (zh) | 栅极制作方法 | |
| CN111653484B (zh) | 一种优化碳化硅mosfet自对准工艺的方法 | |
| KR100503748B1 (ko) | 반도체 소자의 측벽 형성 방법 | |
| KR100313960B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| US20200203221A1 (en) | Semiconductor structure and method of processing the same | |
| KR20000041808A (ko) | 반도체장치의 캐패시터 제조방법 | |
| TW202305879A (zh) | 半導體結構的製造方法 | |
| CN112151450A (zh) | 半导体结构及其形成方法 | |
| KR101030298B1 (ko) | 스택 게이트형 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |