JP2007184483A - 集積化インダクタの製造方法 - Google Patents

集積化インダクタの製造方法 Download PDF

Info

Publication number
JP2007184483A
JP2007184483A JP2006002622A JP2006002622A JP2007184483A JP 2007184483 A JP2007184483 A JP 2007184483A JP 2006002622 A JP2006002622 A JP 2006002622A JP 2006002622 A JP2006002622 A JP 2006002622A JP 2007184483 A JP2007184483 A JP 2007184483A
Authority
JP
Japan
Prior art keywords
annular
wiring conductor
forming
conductor
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006002622A
Other languages
English (en)
Inventor
Akinori Hamada
顕徳 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006002622A priority Critical patent/JP2007184483A/ja
Publication of JP2007184483A publication Critical patent/JP2007184483A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ヘリカル状の配線導体を複数層に亘って形成する場合に、その層数増加に伴うプロセス回数の増加を抑えて、全体に極めて少ないプロセスで、基板の厚み方向に延びるヘリカル状の配線導体からなる集積化インダクタを得る。
【解決手段】鋭角段差部Eaを備える所定深さのくぼみ12を基板11に形成し、この鋭角段差部を通る環状パターンRPを開口したレジスト膜を形成し、環状配線導体16と環状絶縁層とを交互に形成してヘリカル状の配線導体を形成する。その後、環状パターン形成用レジスト膜を除去する。
【選択図】図2

Description

この発明は、例えば半導体基板上や絶縁体基板上に構成する集積化インダクタの製造方法に関するものである。
絶縁基板上に構成するインダクタ(インダクタンス素子)としては、基板上にスパイラル状に配線導体を形成し、内側の端部から何らかの絶縁手段を介してスパイラルの外側に導体を引き出すようにしたものがあった。また、線間容量の低減を目的として2層に亘ってスパイラル状の配線導体を形成したものが特許文献1に開示されている。
ここで特許文献1に示されているスパイラルインダクタについて図1を基に説明する。
図1(A)はスパイラルインダクタの平面図、(B)は(A)におけるA−A部分の断面図である。絶縁体の基板1の上に1層目のスパイラルインダクタ2を形成し、その上部に2層目のスパイラルインダクタ4を、基板1上面の所定箇所に設けた複数の脚6によって支持し、中央部の接続用導体8を介して下部のスパイラルインダクタ2の中央部と電気的に接続している。
特開平5−190333号公報
ところが、図1に示したような従来のスパイラルインダクタでは、インダクタを構成する基板上の占有面積に対して得られるインダクタンスの値が小さいという問題、中心の空芯部分を広げると基板上の占有面積が大きくなるという問題、導体配線が内回りから外回りに向かうにつれて、その距離が長くなって高いQ値が得られないという問題等があった。
一方、面積効率やQ値の向上の面では配線導体をヘリカル状に形成することが好ましい。このようなヘリカル状のインダクタは、例えば多層基板を用いて各層ごとに一周分の配線導体を形成し、それを積層することによって配線導体をヘリカル状に厚み方向へ延ばすことによって構成できる。
しかし、半導体基板上にこのようなヘリカル状インダクタを構成したものは従来なかった。もちろん半導体基板上であっても、導電層と絶縁層を交互に積み重ねるようなプロセスを行えば不可能という訳ではない。しかし一周毎に導電層を層間で接続するためのプロセスが複雑となり、各層毎にレジスト膜形成・マスク露光・現像・導電層(または絶縁層)形成・レジスト膜除去といった一連のプロセスが必要となる。そのため従来技術では積層数の多いヘリカル状のインダクタを半導体基板上に構成することは実質上不可能であった。
そこでこの発明の目的は、ヘリカル状の配線導体を複数層に亘って形成する場合に、その層数増加に伴うプロセス回数の増加を抑えて、全体に極めて少ないプロセスで、基板の厚み方向に延びるヘリカル状の配線導体からなる集積化インダクタを得るものである。
この発明の集積化インダクタの製造方法は、
鋭角もしくは直角の段差部を備える所定深さのくぼみを基板に形成するくぼみ形成工程と、
前記くぼみの鋭角もしくは直角の段差部を通るとともに前記くぼみの内外を通る環状の領域を開口した環状パターン形成用レジスト膜を前記基板に形成する工程と、
前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で配線が不連続となるように配線導体を形成する環状配線導体形成工程と、
前記環状配線導体形成工程に続いて、前記くぼみの深さから前記環状配線導体の厚みを差し引いた厚さの絶縁層を前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で絶縁層が不連続となるように形成する環状絶縁層形成工程と、
前記環状絶縁層形成工程に続いて、前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で配線が不連続となるように配線導体を形成するとともに、当該配線導体の前記段差部の下面に位置する端部を下層の配線導体の前記段差部の上に位置する端部に導通させる上層環状配線導体形成工程と、
前記配線導体および前記絶縁層の形成後、前記環状パターン形成用レジスト膜を前記基板から除去する環状パターン形成用レジスト膜除去工程と、を備える。
また、前記環状絶縁層形成工程と前記上層環状配線導体形成工程とを交互に繰り返して、所定層数の前記配線導体を形成する。
前記環状絶縁層形成工程でその下層の環状配線導体の前記段差部の上に位置する端部に絶縁膜が形成される場合には、その絶縁膜を除去する。
前記上層環状配線導体形成工程でその下層の環状絶縁層の前記段差部の上に位置する端部に導体膜が形成される場合には、その導体膜を除去する。
また、基板上に2つの引出導体を設ける場合、前記基板上に下部引出導体および上部引出導体を含む導体配線を形成する工程と、
前記環状パターン形成用レジスト膜除去工程の後、前記環状絶縁層形成工程による最上層の前記絶縁層の高さまたは前記上層環状配線導体形成工程による最上層の配線導体の高さまで前記基板のほぼ全面に上部配線導体形成用のレジスト膜を形成する工程と、
前記上部配線導体形成用のレジスト膜の上面に、前記最上層の配線導体の端部と前記上部引出導体との間を導通させる上部配線導体を形成する工程と、
前記上部配線導体を形成した後、前記上部配線導体形成用のレジスト膜を除去する工程と、を備える。
また、前記上層環状配線導体形成工程より後の工程で前記絶縁層を除去する工程を備える。
この発明によれば次のような効果を奏する。
基板に形成した環状パターン形成用レジスト膜の上から環状配線導体と環状絶縁層を交互に形成するようにしたことによって、従来のようにレジスト膜形成・マスク露光・現像・配線導体または絶縁層の形成・レジスト膜除去といった一連のプロセスを環状配線導体や環状絶縁層の形成毎に繰り返す必要がなく、少なくとも厚み方向に延びるヘリカル状の配線導体部分を形成する際には、レジスト膜形成・マスク露光・現像・レジスト膜除去というプロセスは1回で済み、全体に少ない工程数で安価に製造できる。
また所定層数の環状配線導体および環状絶縁層を形成した後、基板のほぼ全面に配線導体形成用レジスト膜を形成し、その上面に最上層の配線導体の端部と上部引出導体との間を導通させる上部配線導体を形成した後、上部配線導体形成用レジスト膜を除去することによって、基板上に構成する他の回路との電気的接続を行えるようになる。
また、前記上層環状配線導体形成工程より後の工程で環状配線導体間の絶縁層を除去すれば、環状配線導体間の層間容量が低下するため、よりQ値の高いインダクタが構成できる。
〈第1の実施形態〉
第1の実施形態に係る集積化インダクタの構造とその製造方法について図2〜図5を基に説明する。
図5は完成した集積化インダクタの構造を示す図であり、(B)はその平面図、(A)は(B)におけるA−A部分の断面図である。基板11は半導体基板または絶縁体基板であり、その上面に2つのくぼみ12,13を備えている。この例ではこの2つのくぼみ12,13の形成領域を通る環状配線導体16および上層環状配線導体18を形成している。基板11には下部引出導体15を形成していて、環状配線導体16の一端がこの下部引出導体15に導通している。環状配線導体16の他端はその1つ上部の上層環状配線導体18aの一端に導通している。この上層環状配線導体18aの他端はその1つ上部の上層環状配線導体18bの一端に導通している。このように順次複数の上層環状配線導体が導通していて、最上層の上層環状配線導体18cの端部に引出導体19を接続している。
図5に示したインダクタ20のさらに詳細な構成およびその製造方法について以降順次説明する。
図2は基板の構造と環状パターンについて示す図である。この図2に示すように、基板11の上面には底面(内部)が平坦で周囲に段差部を有する2つのくぼみ12,13を形成している。この2つのくぼみを通る環状パターンRPに沿って環状配線導体16を形成している。くぼみ12の周囲の段差部のうち丸印Eaで示す箇所は鋭角(断面形状が逆テーパー状)の段差部、丸印Eoで示す部分は鈍角(断面形状がテーパー状)の段差部である。また、くぼみ13の段差部は全周囲に亘って鈍角であり、丸印Eoで示す部分は鈍角の段差部である。
この図2では基板11上に下部引出導体15および環状配線導体16を形成した状態のみを示している。(後に示すレジスト膜等はここでは図示していない。)下部引出導体15はくぼみ12の底面に形成している。この下部引出導体15は他の回路に接続されるので、このくぼみ12の外方へ延びるが、ここでは説明上、下部引出導体15の端部をくぼみ12の底面部分で止めている。
環状配線導体16の一方端(始端)は下部引出導体15から延び、図2(A)において右回りに延びてその他方端(終端)は上記くぼみの鋭角段差部Eaで終わっている。
図2(B)に示すように、環状配線導体16の一方端の高さと他方端の高さはくぼみ12の段差分だけ異なっているので、環状配線導体16の一方端と他方端とはこの鋭角段差部で分離されている。
図3は上記集積化インダクタの製造工程順の各工程での状態を示す断面図である。また図4は図3に続く工程での断面図である。これらの断面図は全て図5(B)のA−A部分および図2(A)のA−A部分での断面図である。
(1)図3(A)に示す基板11は例えばシリコン基板やGaAs基板であり、三辺が鈍角段差部、一辺が鋭角段差部であるくぼみ12と、四辺が鈍角段差部であるくぼみ13を形成する。くぼみ12のように、鋭角段差部と鈍角段差部の両方を有するくぼみはエッチングを2回に分けて行う。例えばくぼみ12の形成領域に四辺の段差部が鋭角(断面逆テーパー形状)のくぼみをドライエッチングにより形成し、続いてくぼみ12の三辺部分の段差部が鈍角となるように、その部分をウエットエッチングする。
上記2回のエッチングのいずれも、基板11上にレジスト膜の塗布・マスク露光・現像・エッチングの工程で行い、レジスト膜はアセトンなどにより除去する。
ここまでがくぼみ形成工程である。
なお、くぼみ13については環状配線導体の一方端と中央部付近との高さを同じにするために形成しているだけであり、このくぼみ13が無くて単に平坦であってもよい。
(2)図3では示していないが、次に基板11上に下部引出導体15を形成する。例えば他の配線パターンと同時に通常のフォトリソグラフィにより形成する。
(3)次に、図3(B)に示すように、環状パターン形成用レジスト膜14を基板11上に形成する。すなわち図2に示した。環状パターンRPの開口を有する(環状パターンRPの内側と外側にレジスト膜が存在するように)レジスト膜を形成する。具体的には基板11上の全面に厚膜加工用のレジスト膜を所定厚さでスピンナーコーティングし、マスク露光・現像・エッチングの各工程によってレジスト膜のパターニングを行う。この環状パターン形成用レジスト膜14の厚みはレジスト膜上の成膜材料とリフトオフ法で除去可能なようにインダクタの厚さ以上とする。
(4)その後、基板上の上側表面にTi膜を下地として成膜し、その表面にAu膜を成膜することによって、環状パターンRPに沿った(Ti+Au)膜からなる環状配線導体16を形成する。この工程が環状配線導体形成工程である。
上記環状配線導体16の形成に際して、リフトオフが可能なほど、垂直方向に成膜できる、蒸着装置やスパッタリング装置等を用いて(Ti+Au)膜を成膜する。このとき段差部の側面に導体膜が殆ど付着しないので、図2に示したように、くぼみ12の鋭角段差部Ea部分で環状配線導体16の始端と終端が連続することはない。
また、上記環状配線導体形成工程において、垂直成膜性が不完全で、くぼみ12の鋭角段差部の側面にも導体膜または絶縁膜が形成されてしまう場合には、別のチャンバーに移してドライエッチングまたはウエットエッチングすること等により、その側面の導体膜または絶縁膜を除去すればよい。このような処理を行う場合にも環状パターン形成用レジスト膜14はそのまま用いればよく、複数枚のマスクを準備する必要はない。
(5)次に、図3(C)に示すようにSiO2膜を成膜することによって環状絶縁層17を形成する。この時の絶縁層17の厚みは、図に示したくぼみ12の深さから環状配線導体16の厚み分を差し引いた厚さとする。したがってくぼみ12内の絶縁層17の上面は基板11の上面と同一高さである。この工程が環状絶縁層形成工程である。
このとき、段差部Eaの上に位置している環状配線導体16の端部にも絶縁膜が薄く形成されてしまう場合がある。そのような時には別のチャンバーに移して軽くドライエッチングするかウェットエッチングして、その絶縁膜を除去すればよい。
(6)続いて図3(D)に示すように、絶縁層17の上部に上層環状配線導体18を、上記環状配線導体16の形成と同様に(Ti+Au)膜の成膜によって形成する。この時、上層環状配線導体18の一端が下層の環状配線導体16の端部と同一高さで導通する。この工程が上層環状配線導体形成工程である。
このとき、段差部Eaの上に位置している絶縁層17の端部にも導体膜が薄く形成されてしまう場合がある。そのような時には別のチャンバーに移して軽くドライエッチングするかウェットエッチングして、その導体膜を除去すればよい。
(7)その後、図3(E)に示すようにSiO2膜を成膜することによって環状絶縁層17を形成する。この工程も環状絶縁層形成工程であり、下部の上層環状配線導体18の端部に絶縁膜が形成された場合には上述と同様の方法でその絶縁膜を除去すればよい。
(8)上記環状絶縁層17の形成と上層環状配線導体18の形成を交互に繰り返すことによって所定層数(所定巻回数)のヘリカル状の環状配線導体を形成する。図4(A)は環状配線導体を4層分形成した状態を示している。
(9)その後、図4(B)に示すように環状パターン形成用レジスト膜14とその上に形成された導体膜および絶縁膜を有機溶剤や剥離液により除去する。この工程がレジスト膜除去工程である。
(10)続いて、最上層の上層環状配線導体18cの端部付近に導通する引出導体19を形成する。
上記各層の形成は導体膜として(Ti+Au)、絶縁膜としてSiO2等を同一チャンバー内で成膜できる2元以上のスパッタリング装置などを用いる。そのため、環状パターン形成用レジスト膜14をそのまま用いて上記導体膜の成膜と絶縁膜の成膜を交互に繰り返し、全体的に連続して行うことができる。
なお、環状パターン形成用レジスト膜14の上面にもスパッタリングによって上記環状配線導体16、環状絶縁層17、上層環状配線導体18が順に形成されるが、それらについては図示していない。これらの不要な膜は、図4(B)に示したように環状パターン形成用レジスト膜14を基板11から除去した段階で除去(リフトオフ)される。
上記くぼみ12の鋭角にした段差部の角度は、上記環状配線導体および環状絶縁層がその段差部の側面に形成されないように定める。一般に段差が鋭角になるほど側面へ膜が付きにくくなるが、上記環状配線導体および環状絶縁層が鋭角段差部の側面に形成されないのであれば、段差部の角度は直角であってもよい。
環状絶縁層17はSiO2等の蒸着可能な絶縁材料では一般に誘電率が比較的高いので層間容量が問題となる場合にはこの環状絶縁層17を除去する。具体的にはBHFなどによるウエットエッチングによって環状絶縁層17を除去する。これによって図5に示したとおりの集積化インダクタ20を構成する。
このように環状絶縁層17がなくなると上層環状配線導体18が宙に浮く形になるが、配線導体自体の剛性と最上層の上層環状配線導体端部の保持によってそのままインダクタとしての利用は可能である。
なお、構造的な強度を向上させるためには、上記絶縁層17を除去した後、比誘電率の低い別の絶縁材料を環状配線導体間に充填(塗布)すればよい。
〈第2の実施形態〉
次に、第2の実施形態に係る集積化インダクタの構造および製造方法について図6〜図13を基に説明する。
この第2の実施形態は、最上層の上層環状配線導体から導体を引き出す部分の構造と、その製造方法についてより具体的に示すものである。
図6〜図13の各図において、(B)は各工程での上面図、(A)は(B)におけるA−A部分の断面図である。
この第2の実施形態に係る集積化インダクタの製造方法を工程順に説明する。
(1)図6は第1の実施形態で図4(B)に示した状態とほぼ同様であり、基板11上に複数の環状配線導体と絶縁層の積層体からなるインダクタ20を構成した状態である。
但し、第1の実施形態と異なり、後に最上層の上層環状配線導体と導通するAu膜からなる上部引出導体21を基板11上に形成している。インダクタ20の製造工程については第1の実施形態で示したとおりである。
(2)その後、図7に示すように上部引出導体21の上部が開口H1として開口された下層レジスト膜22を形成する。レジスト膜としては一般的なポジ型レジストを用い、レジスト膜の塗布・マスク露光・現像という一般的な工程で開口H1を形成する。
(3)次に、図8に示すように、上記下層レジスト膜22の全面にAuの成膜により導体膜23を形成する。この段階で最上部の上層環状配線導体18cは導体膜23と導通する。
(4)その後、図9に示すように、図9(B)において丸印Eで示す最上層の上層環状配線導体の端部まで、上部引出導体21の上部から延びる開口H2を有する上層レジスト膜24を形成する。この上層レジスト膜としては一般的なポジ型レジストを用い、レジスト膜の塗布・マスク露光・現像という一般的な工程で開口H2を形成する。
(5)続いて図10に示すように、上層レジスト膜24の開口H2部分にAuの選択メッキ膜25を形成する。これにより上記開口H2部分を選択メッキ膜で充填する。
(6)その後、図11に示すように、上記上層レジスト膜24を有機溶剤や剥離液により除去し上記導体膜23を露出させる。
(7)その後、図12に示すように、基板全体を各種金属用エッチャント(例えばAuであればKI溶液)に浸漬してエッチングすることにより上記露出した導体膜23を除去して上記選択メッキ膜25部分を残す。これによりその部分を上部配線導体26とする。
(8)その後、図13に示すように、上記下層レジスト膜22を有機溶剤や剥離液により除去する。これにより最上層の上層環状配線導体18cの端部と上部引出導体21との間を上部配線導体26でブリッジした構造を得る。
以上のようにして基板11上の下部引出導体15と上部引出導体21との間にインダクタ20が接続された構造が得られる。
第2の実施形態では、図7・図8に示したように、最上層に絶縁層17が形成されている状態で基板のほぼ全面に上部配線導体形成用のレジスト膜を形成したが、最上層に配線導体17が形成されている状態で基板のほぼ全面に上部配線導体形成用のレジスト膜を形成し、以降同様にして上層レジスト膜24の形成、選択メッキ膜25の形成、上部配線導体26の形成を行ってもよい。
なお、第1・第2の実施形態では、環状パターンが矩形である例を示したが、これは円形、長円形、楕円形、角に丸みをもつ矩形や多角形などであってもよい。
特許文献1に示されている従来のインダクタの構成を示す図である。 第1の実施形態に係る集積化インダクタの環状パターンについて示す図である。 同集積化インダクタの製造方法の各工程での断面図である。 同集積化インダクタの製造方法の各工程での断面図である。 完成した集積化インダクタの構成を示す断面図および平面図である。 第2の実施形態に係る集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。 同集積化インダクタの所定の製造工程での断面図および平面図である。
符号の説明
11−基板
12,13−くぼみ
14−環状パターン形成用レジスト膜
15−下部引出導体
16−環状配線導体
17−環状絶縁層
18−上層環状配線導体
19−引出導体
20−インダクタ
21−上部引出導体
22−下層レジスト膜
23−導体膜
24−上層レジスト膜
25−選択メッキ膜
26−上部配線導体
Ea−鋭角の段差部
Eo−鈍角の段差部
H1,H2−開口
RP−環状パターン

Claims (6)

  1. 鋭角もしくは直角の段差部を備える所定深さのくぼみを基板に形成するくぼみ形成工程と、
    前記くぼみの鋭角もしくは直角の段差部を通るとともに前記くぼみの内外を通る環状の領域を開口した環状パターン形成用レジスト膜を前記基板に形成する工程と、
    前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で配線が不連続となるように配線導体を形成する環状配線導体形成工程と、
    前記環状配線導体形成工程に続いて、前記くぼみの深さから前記環状配線導体の厚みを差し引いた厚さの絶縁層を前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で絶縁層が不連続となるように形成する環状絶縁層形成工程と、
    前記環状絶縁層形成工程に続いて、前記環状パターン形成用レジスト膜の開口部の底に、前記段差部で配線が不連続となるように配線導体を形成するとともに、当該配線導体の前記段差部の下面に位置する端部を下層の配線導体の前記段差部の上に位置する端部に導通させる上層環状配線導体形成工程と、
    前記配線導体および前記絶縁層の形成後、前記環状パターン形成用レジスト膜を前記基板から除去する環状パターン形成用レジスト膜除去工程を備えた集積化インダクタの製造方法。
  2. 前記環状絶縁層形成工程と前記上層環状配線導体形成工程とを交互に繰り返して、所定層数の前記配線導体を形成する請求項1に記載の集積化インダクタの製造方法。
  3. 前記環状絶縁層形成工程は、その下層の環状配線導体の前記段差部の上に位置する端部に形成された絶縁膜を除去する工程を含んでいる請求項1または2に記載の集積化インダクタの製造方法。
  4. 前記上層環状配線導体形成工程は、その下層の環状絶縁層の前記段差部の上に位置する端部に形成された導体膜を除去する工程を含んでいる請求項1〜3のうちいずれか1項に記載の集積化インダクタの製造方法。
  5. 前記基板上に下部引出導体および上部引出導体を含む導体配線を形成する工程を含み、
    前記環状パターン形成用レジスト膜除去工程の後、前記環状絶縁層形成工程による最上層の前記絶縁層の高さまたは前記上層環状配線導体形成工程による最上層の配線導体の高さまで前記基板のほぼ全面に上部配線導体形成用のレジスト膜を形成する工程と、
    前記上部配線導体形成用のレジスト膜の上面に、前記最上層の配線導体の端部と前記上部引出導体との間を導通させる上部配線導体を形成する工程と、
    前記上部配線導体を形成した後、前記上部配線導体形成用のレジスト膜を除去する工程と、
    を備えた、請求項1〜4のうちいずれか1項に記載の集積化インダクタの製造方法。
  6. 前記上層環状配線導体形成工程より後の工程で前記絶縁層を除去する工程を備えた請求項1〜5のうちいずれか1項に記載の集積化インダクタの製造方法。
JP2006002622A 2006-01-10 2006-01-10 集積化インダクタの製造方法 Pending JP2007184483A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006002622A JP2007184483A (ja) 2006-01-10 2006-01-10 集積化インダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006002622A JP2007184483A (ja) 2006-01-10 2006-01-10 集積化インダクタの製造方法

Publications (1)

Publication Number Publication Date
JP2007184483A true JP2007184483A (ja) 2007-07-19

Family

ID=38340296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002622A Pending JP2007184483A (ja) 2006-01-10 2006-01-10 集積化インダクタの製造方法

Country Status (1)

Country Link
JP (1) JP2007184483A (ja)

Similar Documents

Publication Publication Date Title
US9862595B2 (en) Method for manufacturing thin-film support beam
KR102061711B1 (ko) 반도체 구조 및 방법
JP2005150329A (ja) 配線構造及びその作製方法
US20150357401A1 (en) Multilayer electrical device
CN110752207B (zh) 一种背面电容结构及制作方法
KR100470541B1 (ko) 리프트-오프처리에의한백금-금속패턴형성방법
CN110379707B (zh) 一种金属图形化的剥离结构及其制作方法
JPH02321A (ja) アパーチュア形成方法
JP2007184483A (ja) 集積化インダクタの製造方法
JP4872341B2 (ja) 集積化インダクタおよびその製造方法
KR100611474B1 (ko) 반도체 소자의 인덕터 제조 방법
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
WO2014002794A1 (ja) 薄膜積層素子の製造方法
KR100987185B1 (ko) 유전체 코어를 갖는 수동소자 제조방법
KR20040009749A (ko) 반도체 소자의 제조방법
JP2011066284A (ja) スタック型mimキャパシタおよびその製造方法
JP4908824B2 (ja) 半導体装置の製造方法
US20200176377A1 (en) Electronic device and method of manufacturing the same
KR0180116B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100800934B1 (ko) 반도체 소자 및 그 제조방법
JP2009193976A (ja) 多層配線基板の製造方法および多層配線基板
JPS62245654A (ja) 半導体装置およびその製造方法
CN109920761A (zh) 半导体元件的制作方法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JP2000182988A (ja) 容量コンタクトホールを有する半導体装置の製造方法