JP4908824B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4908824B2 JP4908824B2 JP2005327696A JP2005327696A JP4908824B2 JP 4908824 B2 JP4908824 B2 JP 4908824B2 JP 2005327696 A JP2005327696 A JP 2005327696A JP 2005327696 A JP2005327696 A JP 2005327696A JP 4908824 B2 JP4908824 B2 JP 4908824B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- upper layer
- metal wiring
- alcu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims description 110
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000010936 titanium Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910016570 AlCu Inorganic materials 0.000 description 33
- 239000000758 substrate Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- QUQFTIVBFKLPCL-UHFFFAOYSA-L copper;2-amino-3-[(2-amino-2-carboxylatoethyl)disulfanyl]propanoate Chemical compound [Cu+2].[O-]C(=O)C(N)CSSCC(N)C([O-])=O QUQFTIVBFKLPCL-UHFFFAOYSA-L 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
この発明は、ＬＳＩなどの半導体装置の製造方法に関する。
ＬＳＩなどの半導体装置には、半導体基板上にパターン形成される金属配線の信頼性を向上させるために、その金属配線にＴｉ（チタン）層およびＴｉＮ（窒化チタン）層などの積層構造を採用したものがある。
このような金属配線をパターン形成する工程では、たとえば、図４（ａ）に示すように、半導体基板９１上に、Ａｌ（アルミニウム）およびＣｕ（銅）の合金からなるＡｌＣｕ層９２と、Ｔｉ層およびＴｉＮ層を積層してなるＴｉ／ＴｉＮ層９３と、ＢＡＲＣ（Bottom Anti-Reflective Coating）層９４とが、半導体基板９１側から順に積み重ねて形成される。その後、フォトリソグラフィ技術により、ＢＡＲＣ層９４上の金属配線を形成すべき領域に対応する部分に、レジストパターン９５が形成される。そして、このレジストパターン９５をマスクとして、Ｔｉ／ＴｉＮ層９３およびＢＡＲＣ層９４のエッチングレートがＡｌＣｕ層９２のエッチングレートよりも大きくなるような条件（ガス種、出力など）で、ドライエッチング（プラズマエッチング）が行われることにより、Ｔｉ／ＴｉＮ層９３およびＢＡＲＣ層９４の不要な部分が除去されていく。
このような金属配線をパターン形成する工程では、たとえば、図４（ａ）に示すように、半導体基板９１上に、Ａｌ（アルミニウム）およびＣｕ（銅）の合金からなるＡｌＣｕ層９２と、Ｔｉ層およびＴｉＮ層を積層してなるＴｉ／ＴｉＮ層９３と、ＢＡＲＣ（Bottom Anti-Reflective Coating）層９４とが、半導体基板９１側から順に積み重ねて形成される。その後、フォトリソグラフィ技術により、ＢＡＲＣ層９４上の金属配線を形成すべき領域に対応する部分に、レジストパターン９５が形成される。そして、このレジストパターン９５をマスクとして、Ｔｉ／ＴｉＮ層９３およびＢＡＲＣ層９４のエッチングレートがＡｌＣｕ層９２のエッチングレートよりも大きくなるような条件（ガス種、出力など）で、ドライエッチング（プラズマエッチング）が行われることにより、Ｔｉ／ＴｉＮ層９３およびＢＡＲＣ層９４の不要な部分が除去されていく。
このＴｉ／ＴｉＮ層９３およびＢＡＲＣ層９４の不要な部分を除去するための上層エッチング工程は、Ｔｉ／ＴｉＮ層９３の不要な部分を確実に除去するために、エッチング終点（ＡｌＣｕ層９２が露出した時点）が検出されてから所定時間だけ継続された後に終了される。すなわち、上層エッチング工程には、エッチング終点が検出されるまでのメインエッチング工程と、そのメインエッチング工程の後さらにエッチングが継続されることによるオーバエッチング工程とが含まれる。
上層エッチング工程が終了すると、次いで、図４（ｃ）に示すように、レジストパターン９５をマスクとして、ＡｌＣｕ層９２の不要な部分を除去するためのドライエッチングが行われる。そして、ＡｌＣｕ層９２の不要な部分が除去されると、このＡｌＣｕ層９２の不要な部分を除去するためのドライエッチングが終了されて、ＢＡＲＣ層９４上のレジストパターン９５が除去されることにより、図４（ｄ）に示すように、半導体基板９１上に金属配線９６のパターンが得られる。
特開平１１−９７４２８号公報
ところが、オーバエッチング工程では、Ｔｉ／ＴｉＮ層９３およびＢＡＲＣ層９４の不要な部分がほぼ除去されているため、メインエッチング工程と同じ条件、つまりＴｉ／ＴｉＮ層９３およびＢＡＲＣ層９４のエッチングレートがＡｌＣｕ層９２のエッチングレートよりも大きくなるような条件でドライエッチングが行われると、図４（ｂ）に示すように、ＡｌＣｕ層９２と反応不可能なラジカルなどのエッチング種がＴｉ／ＴｉＮ層９３の側面を攻撃し、Ｔｉ／ＴｉＮ層９３の側面のエッチング（サイドエッチング）が生じる。このようなサイドエッチングが生じると、金属配線９６のＴｉ／ＴｉＮ層９３およびＢＡＲＣ層９４により構成される部分が脱落し、金属配線９６の抵抗値のばらつきを生じるおそれがある。
そこで、この発明の目的は、金属配線の上層のサイドエッチングの発生を抑制することができる、半導体装置の製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、アルミニウムと銅との合金からなるアルミ銅層（ＡｌＣｕ層）からなる下層（１５）、および窒化チタンからなる窒化チタン層とチタンからなるチタン層とを積層して形成されたＴｉ／ＴｉＮ層からなる上層（１６）を含む金属層をエッチングして、金属配線（１２）を有する半導体装置を製造する方法であって、前記上層のエッチングレートが前記下層のエッチングレートよりも高くなるような条件で前記上層を選択的にエッチングし、このエッチングにより前記下層が露出したことに応答して終了される上層メインエッチング工程（Ｓ２）と、この上層メインエッチング工程の後、Ｃｌ ２ ／ＢＣｌ ３ ／Ａｒからなるエッチングガスを用いて前記上層のオーバエッチングを行う上層オーバエッチング工程（Ｓ４）と、この上層オーバエッチング工程の後、前記下層を選択的にエッチングする下層エッチング工程（Ｓ５）とを含むことを特徴とする、半導体装置の製造方法である。
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この方法によれば、上層メインエッチング工程では、Ｔｉ／ＴｉＮ層からなる上層のエッチングレートがＡｌＣｕ層からなる下層のエッチングレートよりも高くなるような条件で上層のエッチングが行われる。そして、そのエッチングにより下層が露出すると、これに応答して、上層メインエッチング工程が終了され、上層オーバエッチング工程が開始される。この上層オーバエッチング工程では、エッチング条件が、上層のエッチングレートと下層のエッチングレートとがほぼ一致するような条件に変更される。具体的には、Ｃｌ ２ ／ＢＣｌ ３ ／Ａｒからなるエッチングガスを用いて前記上層のオーバエッチングを行う。これにより、エッチング種の約半数が下層上に残留する上層のエッチングに寄与し、残りの約半数が上層が除去されて露出した下層のエッチングに寄与する。そのため、金属配線を構成する上層の側面がエッチングされることを抑制することができ、金属配線の上層部分が脱落することによる抵抗値のばらつきなどの配線不良の発生を抑制することができる。
この方法によれば、上層メインエッチング工程では、Ｔｉ／ＴｉＮ層からなる上層のエッチングレートがＡｌＣｕ層からなる下層のエッチングレートよりも高くなるような条件で上層のエッチングが行われる。そして、そのエッチングにより下層が露出すると、これに応答して、上層メインエッチング工程が終了され、上層オーバエッチング工程が開始される。この上層オーバエッチング工程では、エッチング条件が、上層のエッチングレートと下層のエッチングレートとがほぼ一致するような条件に変更される。具体的には、Ｃｌ ２ ／ＢＣｌ ３ ／Ａｒからなるエッチングガスを用いて前記上層のオーバエッチングを行う。これにより、エッチング種の約半数が下層上に残留する上層のエッチングに寄与し、残りの約半数が上層が除去されて露出した下層のエッチングに寄与する。そのため、金属配線を構成する上層の側面がエッチングされることを抑制することができ、金属配線の上層部分が脱落することによる抵抗値のばらつきなどの配線不良の発生を抑制することができる。
請求項２記載の発明は、前記上層オーバエッチング工程におけるＣｌ２／ＢＣｌ３／Ａｒの各ガスの流量の割合が、６０：４０：４０であることを特徴とする、請求項１に記載の半導体装置の製造方法である。
前記金属配線は、環状に形成された第１金属配線部分（１３）と、この第１金属配線部分に囲まれる領域内に形成された第２金属配線部分（１４）とを備えていてもよい。
とくに、環状の第１金属配線部分に囲まれる領域内に形成された第２金属配線部分を有する構成において、第２金属配線部分の上層にサイドエッチングが発生しやすいため、このような構成の半導体装置に対して前述の製造方法が適用されることにより、第２金属配線部分の上層のサイドエッチングの発生を効果的に抑制することができる。
前記金属配線は、環状に形成された第１金属配線部分（１３）と、この第１金属配線部分に囲まれる領域内に形成された第２金属配線部分（１４）とを備えていてもよい。
とくに、環状の第１金属配線部分に囲まれる領域内に形成された第２金属配線部分を有する構成において、第２金属配線部分の上層にサイドエッチングが発生しやすいため、このような構成の半導体装置に対して前述の製造方法が適用されることにより、第２金属配線部分の上層のサイドエッチングの発生を効果的に抑制することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る方法により製造される半導体装置の平面図である。
図１に示す半導体装置の基体をなす半導体基板１１上には、積層構造を有する金属配線１２がパターン形成されている。
図１は、この発明の一実施形態に係る方法により製造される半導体装置の平面図である。
図１に示す半導体装置の基体をなす半導体基板１１上には、積層構造を有する金属配線１２がパターン形成されている。
金属配線１２は、たとえば、四角環状に形成された第１金属配線部分１３と、この第１金属配線部分１３に囲まれる領域内に形成された第２金属配線部分１４とを備えている。これらの第１金属配線部分１３および第２金属配線部分１４は、それぞれ半導体基板１１に作り込まれた機能素子と電気的に接続されている。
図２は、金属配線１２をパターン形成する工程を工程順に示すフローチャートであり、図３は、その工程を工程順に示す図解的な断面図である。
図２は、金属配線１２をパターン形成する工程を工程順に示すフローチャートであり、図３は、その工程を工程順に示す図解的な断面図である。
金属配線１２をパターン形成する工程では、まず、図３（ａ）に示すように、半導体基板１１上に、ＡｌおよびＣｕの合金からなるＡｌＣｕ層１５と、Ｔｉ層およびＴｉＮ層を積層してなるＴｉ／ＴｉＮ層１６と、ＢＡＲＣ層１７とが、半導体基板１１側から順に積み重ねて形成される。その後、フォトリソグラフィ技術により、ＢＡＲＣ層１７上の金属配線１２（第１金属配線部分１３および第２金属配線部分１４）を形成すべき領域に対応する部分に、レジストパターン１８が形成される（ステップＳ１）。
次いで、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７の不要な部分（レジストパターン１８によりマスキングされていない部分）を除去するための上層エッチング工程が行われる。この上層エッチング工程は、たとえば、互いに異なる２種類の高周波電力を使用するＩＣＰ（Inductively Coupled Plasma）エッチング装置により達成される。
上層エッチング工程では、まず、レジストパターン１８をマスクとして、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートがＡｌＣｕ層１５のエッチングレートよりも大きくなるような条件でのエッチングが行われる（ステップＳ２）。具体的には、エッチングガスとしてＣｌ２／ＣＨＦ３／Ａｒが使用され、各ガスの流量がＣｌ２／ＣＨＦ３／Ａｒ：８０／１０／３５ｓｃｃｍに設定され、半導体基板１１を収容する処理チャンバ（図示せず）内の圧力が８ｍＴｏｒｒに設定され、第１高周波電力ＲＦｓおよび第２高周波電力ＲＦｂがそれぞれ６００Ｗおよび１００Ｗに設定される。
上層エッチング工程では、まず、レジストパターン１８をマスクとして、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートがＡｌＣｕ層１５のエッチングレートよりも大きくなるような条件でのエッチングが行われる（ステップＳ２）。具体的には、エッチングガスとしてＣｌ２／ＣＨＦ３／Ａｒが使用され、各ガスの流量がＣｌ２／ＣＨＦ３／Ａｒ：８０／１０／３５ｓｃｃｍに設定され、半導体基板１１を収容する処理チャンバ（図示せず）内の圧力が８ｍＴｏｒｒに設定され、第１高周波電力ＲＦｓおよび第２高周波電力ＲＦｂがそれぞれ６００Ｗおよび１００Ｗに設定される。
このような条件でのエッチング工程（上層メインエッチング工程）は、ＡｌＣｕ層１５が露出する時点であるエッチング終点が検出されるまで継続される。Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７が除去されて、ＡｌＣｕ層１５が露出すると、プラズマ中のイオンおよびラジカルなどの発光強度が変化するので、その発光強度の変化に基づいて、エッチング終点を検出することができる。
エッチング終点が検出されると（ステップＳ３のＹＥＳ）、エッチング条件が、Ｔｉ／ＴｉＮ層１６のエッチングレートとＡｌＣｕ層１５のエッチングレートとがほぼ一致するような条件に変更されて、ＡｌＣｕ層１５上からＴｉ／ＴｉＮ層１６の不要部分を確実に除去するための上層オーバエッチング工程が行われる（ステップＳ４）。具体的には、エッチングガスがＣｌ２／ＢＣｌ３／Ａｒに変更されるとともに、各ガスの流量がＣｌ２／ＢＣｌ３／Ａｒ：６０／４０／４０ｓｃｃｍに変更される。すなわち、Ｃｌ ２ ／ＢＣｌ ３ ／Ａｒの各ガスの流量の割合が、６０：４０：４０とされる。また、処理チャンバ内の圧力が１０ｍＴｏｒｒに変更され、第１高周波電力ＲＦｓおよび第２高周波電力ＲＦｂがそれぞれ３５０Ｗおよび１５０Ｗに変更される。
このようにエッチング条件が変更されることにより、図３（ｂ）に示すように、プラズマ中のラジカルなどのエッチング種の約半数がＡｌＣｕ層１５上に残留するＴｉ／ＴｉＮ層１６の不要部分のエッチングに寄与し、残りの約半数がＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７が除去されて露出したＡｌＣｕ層１５のエッチングに寄与する。これにより、金属配線１２を構成するＴｉ／ＴｉＮ層１６（ＡｌＣｕ層１５上に残すべきＴｉ／ＴｉＮ層１６）の側面がエッチングされることを抑制することができる。
上層オーバエッチング工程の開始から所定時間が経過すると、エッチング条件が、ＡｌＣｕ層１５のエッチングレートがＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートよりも大きくなるような条件に変更されて、図３（ｃ）に示すように、ＡｌＣｕ層１５の不要な部分（レジストパターン１８によりマスキングされていない部分）を除去するための下層エッチング工程が行われる（ステップＳ５）。この下層エッチング工程は、たとえば、ＡｌＣｕ層１５の不要な部分が除去されて、ＡｌＣｕ層１５の直下の層が露出した時点から所定時間が経過するまで続けられる。
そして、下層エッチング工程が終了すると、ＢＡＲＣ層１７上のレジストパターン１８が除去されることにより（ステップＳ６）、図３（ｄ）に示すように、半導体基板１１上に金属配線１２のパターンが得られる。
以上のように、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７の不要な部分を除去するための上層メインエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートがＡｌＣｕ層１５のエッチングレートよりも大きくなるような条件とされる。そして、ＡｌＣｕ層１５が露出したことが検出されると、上層メインエッチング工程が終了され、上層オーバエッチング工程が開始される。この上層オーバエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６のエッチングレートとＡｌＣｕ層１５のエッチングレートとがほぼ一致するような条件に変更される。これにより、プラズマ中のラジカルなどのエッチング種の約半数がＡｌＣｕ層１５上に残留するＴｉ／ＴｉＮ層１６の不要部分のエッチングに寄与し、残りの約半数がＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７が除去されて露出したＡｌＣｕ層１５のエッチングに寄与する。そのため、金属配線１２を構成するＴｉ／ＴｉＮ層１６の側面がエッチングされることを抑制することができ、金属配線１２のＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７により構成される部分が脱落することによる抵抗値のばらつきなどの配線不良の発生を抑制することができる。Ｔｉ／ＴｉＮ層１６の側面のエッチングを抑制できることにより、図３(d)に示すように、金属配線１２の切断面においてＡｌＣｕ層１５およびＴｉ／ＴｉＮ層１６が同じ幅で接した構造が得られる。
以上のように、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７の不要な部分を除去するための上層メインエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６およびＢＡＲＣ層１７のエッチングレートがＡｌＣｕ層１５のエッチングレートよりも大きくなるような条件とされる。そして、ＡｌＣｕ層１５が露出したことが検出されると、上層メインエッチング工程が終了され、上層オーバエッチング工程が開始される。この上層オーバエッチング工程では、エッチング条件が、Ｔｉ／ＴｉＮ層１６のエッチングレートとＡｌＣｕ層１５のエッチングレートとがほぼ一致するような条件に変更される。これにより、プラズマ中のラジカルなどのエッチング種の約半数がＡｌＣｕ層１５上に残留するＴｉ／ＴｉＮ層１６の不要部分のエッチングに寄与し、残りの約半数がＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７が除去されて露出したＡｌＣｕ層１５のエッチングに寄与する。そのため、金属配線１２を構成するＴｉ／ＴｉＮ層１６の側面がエッチングされることを抑制することができ、金属配線１２のＴｉ／ＴｉＮ層１６およびＢＡＲＣ層１７により構成される部分が脱落することによる抵抗値のばらつきなどの配線不良の発生を抑制することができる。Ｔｉ／ＴｉＮ層１６の側面のエッチングを抑制できることにより、図３(d)に示すように、金属配線１２の切断面においてＡｌＣｕ層１５およびＴｉ／ＴｉＮ層１６が同じ幅で接した構造が得られる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、ＡｌＣｕ層１５の直下に、Ｔｉ層およびＴｉＮ層を積層してなるＴｉ／ＴｉＮ層がさらに形成されてもよい。この場合、ＡｌＣｕ層１５の不要な部分を除去するための下層エッチング工程の終了後に、Ｔｉ／ＴｉＮ層の不要な部分（ＡｌＣｕ層１５の除去により露出した部分）を除去するためのエッチング工程が行われる。
また、上述の実施形態において、上層メインエッチング工程および上層オーバエッチング工程のエッチング条件として具体的に示した数値は、一例であり、第１高周波電力ＲＦｓおよび第２高周波電力ＲＦｂの周波数などの他の条件に応じて適宜変更されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１２ 金属配線
１３ 第１金属配線部分
１４ 第２金属配線部分
１５ ＡｌＣｕ層
１６ Ｔｉ／ＴｉＮ層
１３ 第１金属配線部分
１４ 第２金属配線部分
１５ ＡｌＣｕ層
１６ Ｔｉ／ＴｉＮ層
Claims (2)
- アルミニウムと銅との合金からなるアルミ銅層からなる下層、および窒化チタンからなる窒化チタン層とチタンからなるチタン層とを積層して形成されたＴｉ／ＴｉＮ層からなる上層を含む金属層をエッチングして、金属配線を有する半導体装置を製造する方法であって、
前記上層のエッチングレートが前記下層のエッチングレートよりも高くなるような条件で前記上層を選択的にエッチングし、このエッチングにより前記下層が露出したことに応答して終了される上層メインエッチング工程と、
この上層メインエッチング工程の後、Ｃｌ２／ＢＣｌ３／Ａｒからなるエッチングガスを用いて前記上層のオーバエッチングを行う上層オーバエッチング工程と、
この上層オーバエッチング工程の後、前記下層を選択的にエッチングする下層エッチング工程とを含むことを特徴とする、半導体装置の製造方法。 - 前記上層オーバエッチング工程におけるＣｌ２／ＢＣｌ３／Ａｒの各ガスの流量の割合が、６０：４０：４０であることを特徴とする、請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005327696A JP4908824B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置の製造方法 |
| PCT/JP2006/322442 WO2007055309A1 (ja) | 2005-11-11 | 2006-11-10 | 半導体装置の製造方法 |
| US12/084,775 US20090149029A1 (en) | 2005-11-11 | 2006-11-10 | Production method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005327696A JP4908824B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007134589A JP2007134589A (ja) | 2007-05-31 |
| JP4908824B2 true JP4908824B2 (ja) | 2012-04-04 |
Family
ID=38023304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005327696A Expired - Fee Related JP4908824B2 (ja) | 2005-11-11 | 2005-11-11 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090149029A1 (ja) |
| JP (1) | JP4908824B2 (ja) |
| WO (1) | WO2007055309A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6143490B2 (ja) | 2013-02-19 | 2017-06-07 | ローム株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199484A (ja) * | 1996-01-19 | 1997-07-31 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH1041282A (ja) * | 1996-07-23 | 1998-02-13 | Nippon Steel Corp | プラズマエッチング方法及びプラズマエッチング装置 |
| JP3250465B2 (ja) * | 1996-09-06 | 2002-01-28 | ヤマハ株式会社 | 電子シェーディングダメージの測定方法 |
| US5883007A (en) * | 1996-12-20 | 1999-03-16 | Lam Research Corporation | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading |
| JPH11145112A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | パターニング方法 |
| US6013582A (en) * | 1997-12-08 | 2000-01-11 | Applied Materials, Inc. | Method for etching silicon oxynitride and inorganic antireflection coatings |
| JP2000260759A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | ドライエッチング方法 |
| TW448503B (en) * | 1999-03-11 | 2001-08-01 | Toshiba Corp | Method for dry etching |
| JP4193288B2 (ja) * | 1999-06-14 | 2008-12-10 | ヤマハ株式会社 | エッチング終点検出方法 |
| US6420099B1 (en) * | 1999-08-02 | 2002-07-16 | Infineon Technologies Ag | Tungsten hard mask for dry etching aluminum-containing layers |
| US6531404B1 (en) * | 2000-08-04 | 2003-03-11 | Applied Materials Inc. | Method of etching titanium nitride |
| JP2002231724A (ja) * | 2001-01-30 | 2002-08-16 | Nec Corp | 配線の形成方法 |
| JP2002343798A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
| JP2003109948A (ja) * | 2001-10-02 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 配線の形成方法 |
| JP2005286344A (ja) * | 2005-04-22 | 2005-10-13 | Hitachi Ltd | ドライエツチング装置および半導体装置の製造方法 |
-
2005
- 2005-11-11 JP JP2005327696A patent/JP4908824B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-10 WO PCT/JP2006/322442 patent/WO2007055309A1/ja active Application Filing
- 2006-11-10 US US12/084,775 patent/US20090149029A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007134589A (ja) | 2007-05-31 |
| WO2007055309A1 (ja) | 2007-05-18 |
| US20090149029A1 (en) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8153527B2 (en) | Method for reducing sidewall etch residue | |
| KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
| JP4908824B2 (ja) | 半導体装置の製造方法 | |
| US10204859B2 (en) | Interconnect structure and fabricating method thereof | |
| US20180331044A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3941629B2 (ja) | 金属配線のエッチング方法 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| US7276439B2 (en) | Method for forming contact hole for dual damascene interconnection in semiconductor device | |
| CN108962921B (zh) | 半导体装置及其制造方法 | |
| JP2001210648A (ja) | 電子デバイスの製造方法 | |
| KR100928098B1 (ko) | 산화막을 이용한 메탈라인 형성방법 | |
| US7148150B2 (en) | Method of forming metal line layer in semiconductor device | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
| KR101099515B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100520849B1 (ko) | 낮은 포토레지스트 선택비를 이용한 반도체 소자의 금속 패턴 형성방법 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| US9922876B1 (en) | Interconnect structure and fabricating method thereof | |
| JP2006173360A (ja) | 半導体装置の製造方法 | |
| KR20020053569A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100546207B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3541329B2 (ja) | ドライ・エッチング方法 | |
| KR100632035B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |