CN104471675B - 薄膜层叠元件的制造方法 - Google Patents
薄膜层叠元件的制造方法 Download PDFInfo
- Publication number
- CN104471675B CN104471675B CN201380034371.5A CN201380034371A CN104471675B CN 104471675 B CN104471675 B CN 104471675B CN 201380034371 A CN201380034371 A CN 201380034371A CN 104471675 B CN104471675 B CN 104471675B
- Authority
- CN
- China
- Prior art keywords
- film
- thin
- alignment mark
- film laminate
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 119
- 239000010409 thin film Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000003712 anti-aging effect Effects 0.000 claims abstract description 5
- 239000003814 drug Substances 0.000 claims abstract description 5
- 229940079593 drug Drugs 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 206010034960 Photophobia Diseases 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 208000013469 light sensitivity Diseases 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 208000007578 phototoxic dermatitis Diseases 0.000 description 2
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明的目的在于提供一种能够将损伤较少的对准标记用于蚀刻时的光掩膜的定位的薄膜层叠元件的制造方法。本发明的薄膜层叠元件的制造方法具备：第二工序，在该第二工序中通过使用了光蚀刻法的蚀刻来在薄膜层叠体(7)上形成元件部(10)以及对准标记；以及第三工序，在该第三工序中具有：在薄膜层叠体(7)上涂覆感光性抗蚀剂的步骤、将具有对准图案的光掩膜通过对准图案与在前面的工序中形成的对准标记的位置匹配来配置在感光性抗蚀剂上的步骤、对感光性抗蚀剂曝光并显影的步骤、以及通过对涂覆了感光性抗蚀剂的薄膜层叠体蚀刻来在薄膜层叠体上形成元件部以及对准标记的步骤。
Description
技术领域
本发明涉及作为薄膜电容器等发挥作用的薄膜层叠元件的制造方法。
背景技术
在现有的薄膜层叠元件的制造方法中，例如有在先行文献1(日本特开2010－21478号)中公开的下方行进方式。
在先行文献1中公开的下方行进方式中，首先如图22的(A)所示，形成具有作为电容器用电极等发挥作用的多个薄膜103、104、105、106的薄膜层叠体107。然后，通过反复进行多次使用了光蚀刻法的蚀刻，来从表面开始依次加工薄膜层叠体107的规定的薄膜103、104、105、106。
在先行文献1中公开的下方行进方式中，为了以较高的位置精度对薄膜层叠体107蚀刻，如图22的(B)所示，通过使用了光蚀刻法的蚀刻来在薄膜层叠体107的最上层预先形成多个对准标记131。该多个对准标记131在反复进行多次的蚀刻工序的任意一个工序中被用于光掩膜的定位。
在各蚀刻工序中，需要利用感光性抗蚀剂覆盖在该蚀刻工序中不使用的未使用的对准标记131，以使对准标记131不受蚀刻的损伤。因此，在反复进行多次的蚀刻工序中，在之后使用的对准标记131上几次涂覆感光性抗蚀剂并剥离。
专利文献1:日本特开2010－21478号
然而，在上述的以往的制造方法中，由于几次在同一对准标记131上涂覆感光性抗蚀剂并剥离，所以存在对准标记131容易受到损伤这样的课题。若使用受到了损伤的对准标记131，则存在位置的识别偏差增大，薄膜层叠体107的加工精度降低这样的课题。
发明内容
因此，本发明的目的在于提供一种能够将损伤较少的对准标记用于蚀刻时的光掩膜的定位的薄膜层叠元件的制造方法。
为了实现上述的目的，本发明的薄膜层叠元件的制造方法的特征在于，具备：第一工序，在该第一工序中具有形成具有多层薄膜的薄膜层叠体的步骤；第二工序，在该第二工序中具有：在上述薄膜层叠体上涂覆感光性抗蚀剂的步骤；使用光掩膜对上述抗蚀剂曝光并显影的步骤；通过对上述显影后的涂覆了感光性抗蚀剂的上述薄膜层叠体蚀刻来在上述薄膜层叠体上形成元件部以及对准标记的步骤；以及从上述蚀刻了的薄膜层叠体上去除上述感光性抗蚀剂的步骤；以及第三工序，在该第三工序中具有：在上述薄膜层叠体上涂覆感光性抗蚀剂的步骤；将具有对准图案的光掩膜通过对上述对准图案与在前面的工序中形成的对准标记的位置匹配，来配置在上述感光性抗蚀剂上的规定的位置的步骤；使用上述光掩膜对上述感光性抗蚀剂曝光并显影的步骤；通过对上述显影后的涂覆了感光性抗蚀剂的上述薄膜层叠体蚀刻来在上述薄膜层叠体上形成元件部以及对准标记的步骤；以及从上述蚀刻了的薄膜层叠体上去除上述感光性抗蚀剂的步骤。
根据本发明的薄膜层叠元件的制造方法，能够减小对准标记的损伤，并能够减小位置的识别偏差，所以能够提高薄膜层叠体的加工精度。
另外，由于依次形成对准标记并形成薄膜层叠体，所以能够将对准标记的位置偏差的公差设定得较小。因此，以往，在电容器等导体的重叠面积给元件的功能带来影响的元件中，为了即使产生位置偏差功能也不低于公差，必须预先将导体设计得较大，导致元件的尺寸变大，但根据本发明的制造方法，能够不增大尺寸且能够得到所希望的功能。另外，能够以比以往小的尺寸构成相同功能的元件。
附图说明
图1是表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序的剖视图。
图2是图1的延续，图2表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序的剖视图。
图3是图2的延续，图3表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序的剖视图。
图4是图3的延续，图4表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图4的(A)是A－A线的剖视图，图4的(B)是省略了一部分的俯视图。
图5是图4的延续，图5表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图5的(A)是A－A线的剖视图，图5的(B)是省略了一部分的俯视图。
图6是图5的延续，图6表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图6的(A)是A－A线的剖视图，图6的(B)是省略了一部分的俯视图。
图7是图6的延续，图7表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图7的(A)是A－A线的剖视图，图7的(B)是省略了一部分的俯视图。
图8是图7的延续，图8表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图8的(A)是A－A线的剖视图，图8的(B)是省略了一部分的俯视图。
图9是图8的延续，图9表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图9的(A)是A－A线的剖视图，图9的(B)是省略了一部分的俯视图。
图10是图9的延续，图10表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图10的(A)是A－A线的剖视图，图10的(B)是省略了一部分的俯视图。
图11是图10的延续，图11表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图11的(A)是A－A线的剖视图，图11的(B)是省略了一部分的俯视图。
图12是图11的延续，图12表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图12的(A)是A－A线的剖视图，图12的(B)是省略了一部分的俯视图。
图13是图12的延续，图13表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图13的(A)是A－A线的剖视图，图13的(B)是省略了一部分的俯视图。
图14是图13的延续，图14表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图14的(A)是A－A线的剖视图，图14的(B)是省略了一部分的俯视图。
图15是图14的延续，图15表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图15的(A)是A－A线的剖视图，图15的(B)是省略了一部分的俯视图。
图16是图15的延续，图16表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图16的(A)是A－A线的剖视图，图16的(B)是省略了一部分的俯视图。
图17是图16的延续，图17表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图17的(A)是A－A线的剖视图，图17的(B)是省略了一部分的俯视图。
图18是图17的延续，图18表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图18的(A)是A－A线的剖视图，图18的(B)是省略了一部分的俯视图。
图19是图18的延续，图19表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图19的(A)是A－A线的剖视图，图19的(B)是省略了一部分的俯视图。
图20是图19的延续，图20表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图20的(A)是A－A线的剖视图，图20的(B)是省略了一部分的俯视图。
图21是图20的延续，图21表示在本发明的实施方式所涉及的薄膜层叠元件100的制造方法中应用的工序，图21的(A)是A－A线的剖视图，图21的(B)是省略了一部分的俯视图。此外，图21也是本发明的实施方式所涉及的薄膜层叠元件100的完成图。
图22表示以往的薄膜层叠元件的制造方法，图22的(A)是薄膜层叠体107的剖视图，图22的(B)是形成在薄膜层叠体107的最上层的对准标记131的俯视图。
具体实施方式
以下，参照附图对用于实施本发明的方式进行说明。
在图21中作为应用本实施方式所涉及的薄膜层叠元件的制造方法的薄膜层叠元件的一个例子示出了作为薄膜电容器发挥作用的薄膜层叠元件100。
薄膜层叠元件100具备基板1，在该基板1的表面具有由SiO2构成的Si热氧化膜2，该基板1由Si构成。
在热氧化膜2上形成有作为密接层发挥作用的由(Ba，Sr)TiO3(以下记载为BST)构成的电介质薄膜3。在电介质薄膜3上形成有作为电容器用电极发挥作用的由Pt构成的导体薄膜4。在导体薄膜4上形成有作为电容器用电介质发挥作用的由BST构成的电介质薄膜5。根据需要进一步在电介质薄膜5上反复地形成有导体薄膜4、电介质薄膜5。而且，在最上层的导体薄膜4上形成有作为保护层发挥作用的由BST构成的电介质薄膜6。由电介质薄膜3、多个导体薄膜4、多个电介质薄膜5、以及电介质薄膜6构成薄膜层叠体7。
在薄膜层叠体7上形成有作为薄膜电容器发挥作用的元件部10。
在元件部10的周围形成有用于提高耐湿性的由SiO2构成的无机保护膜12以及用于缓和外力的有机保护膜13。
外部电极14以与作为电容器用电极发挥作用的导体薄膜4的规定位置连接的方式形成在有机保护膜13上。外部电极14是按照Ti薄膜、Ni薄膜、Au薄膜的顺序层叠而成的(未图示)。
接下来，对本发明的实施方式所涉及的薄膜层叠元件100的制造方法进行说明。
(第一工序)
在第一工序中，在表面具有热氧化膜2的基板1上形成薄膜层叠体7。
首先，如图1所示，准备在表面具有由SiO2构成的Si热氧化膜2的由Si构成的基板1。将热氧化膜2的膜厚例如设为700nm，将基板1的厚度例如设为0.5mm。
接下来，如图2所示，利用有机金属分解(MOD：Metal Organic Deposition：金属有机沉积)法在热氧化膜2上形成由BST构成的电介质薄膜3。将电介质薄膜3的膜厚例如设为100nm。利用溅射法在该电介质薄膜3上形成由Pt构成的导体薄膜4。将导体薄膜4的膜厚例如设为200nm。并且通过与上述相同的方法在该导体薄膜4上交替地反复四次由BST构成的电介质薄膜5和由Pt构成的导体薄膜4的形成。最后，形成由BST构成的电介质薄膜6。
通过以上的步骤，在表面具有热氧化膜2的基板1上形成由电介质薄膜3、多个导体薄膜4、多个电介质薄膜5、以及电介质薄膜6构成的薄膜层叠体7。
(第二工序)
在第二工序中，在薄膜层叠体7的表面形成在该第二工序之后实施的第三工序中使用的对准标记31a。
首先，如图3所示，通过旋涂法在电介质薄膜6上涂覆正型感光性抗蚀剂8并焙烤。
接下来，如图4的(A)、(B)所示，在感光性抗蚀剂8上配置设置了元件部用图案11a以及对准图案21a的光掩膜9a。对准图案21a由被设置规定的间隙地配置的四个正方形的要素构成。
接下来，如图5的(A)、(B)所示，通过从光掩膜9a上对感光性抗蚀剂8曝光，并在之后去除光掩膜9a，来在感光性抗蚀剂8上形成未感光部8a和感光部8b。
接下来，如图6的(A)、(B)所示，通过显影去除感光性抗蚀剂8的感光部8b，在薄膜层叠体7上形成具有图案的感光性抗蚀剂8。
接下来，如图7的(A)、(B)所示，通过RIE(反应性离子蚀刻)一体地加工涂覆了感光性抗蚀剂8的电介质薄膜6以及导体薄膜4，在薄膜层叠体7的表面的一部分形成元件部10以及对准标记31a。
接下来，如图8的(A)、(B)所示，通过O2等离子体灰化来从薄膜层叠体7上去除感光性抗蚀剂8。
通过以上的步骤，在薄膜层叠体7的表面的一部分完成元件部10和接下来的工序中使用的对准标记31a。
(第三工序)
在第三工序中，通过将在上述第二工序中形成的对准标记31a用于了光掩膜的定位的蚀刻，从表面加工薄膜层叠体7，进一步形成元件部10，并且形成新的对准标记。
首先，如图9的(A)、(B)所示，通过旋涂法在薄膜层叠体7的表面上涂覆正型感光性抗蚀剂8并焙烤。
接下来，如图10的(A)、(B)所示，在感光性抗蚀剂8上配置具有元件部用图案11b以及对准图案21b和十字型的对准图案41a的光掩膜9b。
具体而言，通过使十字型的对准图案41a和在前面的工序中形成在薄膜层叠体7的表面上的对准标记31a的位置匹配，来在感光性抗蚀剂8上的规定的位置配置光掩膜9b。
接下来，如图11的(A)、(B)所示，通过从光掩膜9b上对感光性抗蚀剂8曝光并去除光掩膜9b，来在感光性抗蚀剂8形成未感光部8a和感光部8b。
接下来，如图12的(A)、(B)所示，通过显影去除感光性抗蚀剂8的感光部8b，在薄膜层叠体7上形成具有图案的感光性抗蚀剂8。
接下来，如图13的(A)、(B)所示，通过RIE一体地加工涂覆了感光性抗蚀剂的电介质薄膜6以及导体薄膜4，在薄膜层叠体7上进一步形成元件部10，并且形成新的对准标记31b。
接下来，如图14的(A)、(B)所示，通过O2等离子体灰化来从薄膜层叠体7上去除感光性抗蚀剂8。
(第二次以后的第三工序)
在第二次以后的第三工序中，通过反复多次地进行上述第三工序，来从表面依次加工薄膜层叠体7，进一步形成元件部10。对于反复进行多次的第三工序的每次工序中的光掩膜的定位，使用在该第三工序的前一工序中形成的对准标记。
首先，如图15的(A)、(B)所示，通过将新的对准标记31b用于光掩膜(未图示)的位置匹配并反复进行上述第三工序，来进一步在薄膜层叠体7上形成元件部10，并且形成在接下来的工序中使用的对准标记31c。
接下来，如图16的(A)、(B)所示，通过将新的对准标记31c用于光掩膜(未图示)的位置匹配并反复进行上述第三工序，来进一步在薄膜层叠体7上形成元件部10，并且形成在接下来的工序中使用的对准标记31d。
接下来，如图17的(A)、(B)所示，通过将新的对准标记31d用于光掩膜(未图示)的位置匹配并反复进行上述第三工序，来进一步在薄膜层叠体7上形成元件部10，并且形成在接下来的工序中使用的对准标记31e。
如上所述，在加工薄膜层叠体7时，将在前面的工序中形成的对准标记用于蚀刻时的光掩膜的位置匹配。因此，在位置匹配之前，在对准标记的表面上仅涂覆一次感光性抗蚀剂8并剥离，能够减小对准标记的损伤。若将损伤较小的对准标记用于位置匹配，则能够减小对准标记的位置的识别偏差，所以元件部10的加工精度不容易降低。
(第四工序)
在第四工序中形成覆盖元件部10的周围的由SiO2构成的无机保护膜12以及有机保护膜13和与作为电容器用电极发挥作用的导体薄膜4的一部分连接的外部电极14，使薄膜层叠元件100完成。
首先，对包括元件部10的薄膜层叠体7的整体进行约850℃的热处理。
接下来，如图18的(A)、(B)所示，利用化学蒸镀(CVD：Chemical VaporDeposition：化学气相沉积)法形成由SiO2构成的无机保护膜12。然后，通过旋涂法涂覆作为正型感光性抗蚀剂发挥作用的有机保护膜13。将无机保护膜12的膜厚例如设为700nm，将有机保护膜13的膜厚例如设为5000nm。
接下来，如图19的(A)、(B)所示，与上述第二工序相同，通过将光掩膜9f的十字型的对准图案41e与在前面的工序形成的对准标记31e进行位置匹配，来在有机保护膜13上的规定的位置配置设置了对准图案21f的光掩膜9f。
接下来，通过使用设置了对准图案21f的光掩膜9f对正型有机保护膜13曝光并显影，来在有机保护膜13上形成图案。
接下来，如图20的(A)、(B)所示，将形成了图案的有机保护膜13作为掩膜，使用CHF3气体一体地对无机保护膜12以及电介质薄膜5干式蚀刻，使作为电容器用电极发挥作用的导体薄膜4的一部分露出。同时，通过对无机保护膜12蚀刻，形成新的对准标记31f。
最后，如图21的(A)、(B)所示，使用对准标记31f，并通过溅射法形成与元件部10的作为电容器用电极发挥作用的导体薄膜4的一部分连接的外部电极14，使薄膜层叠元件100完成。
具体而言，首先通过溅射法，将Ti薄膜、Ni薄膜、Au薄膜顺序成膜。将Ti薄膜的膜厚例如设为50nm，将Ni薄膜的膜厚例如设为1000nm，将Au薄膜的膜厚例如设为200nm。
接下来，通过旋涂法涂覆正型感光性抗蚀剂(未图示)。
接下来，将光掩膜(未图示)的对准图案与对准标记31f进行位置匹配，并使用该光掩膜在感光性抗蚀剂上形成与外部电极14对应的图案。接下来，通过RIE加工感光性抗蚀剂中被掩膜的由Ti薄膜、Ni薄膜、Au薄膜构成的层，形成与作为电容器用电极发挥作用的导体薄膜4的一部分连接的外部电极14。
最后，通过利用O2等离子体灰化来去除感光性抗蚀剂8，来使具有图案的外部电极14完成。
应予说明，本发明的实施方式所涉及的薄膜层叠元件的制造方法并不局限于上述的内容，能够按照发明的主旨形成各种变更。例如，在上述实施方式的制造方法中，反复进行了多次第三工序，但也可以仅为一次。另外，虽然在感光性抗蚀剂中使用了正型感光性抗蚀剂，但也可以使用负型感光性抗蚀剂。另外，虽然在每次的各蚀刻工序中逐层且一体地蚀刻了导体薄膜和电介质薄膜，但蚀刻的层数可以是任意层。另外，对于形成于薄膜层叠体的对准标记的形状以及光掩膜的对准图案的形状，只要能够正确地进行蚀刻时的位置匹配，则可以是任意的形状。
符号说明：1…基板，2…热氧化膜，3、5、6…电介质薄膜，4…导体薄膜，7…薄膜层叠体，8…感光性抗蚀剂，8a…未感光部，8b…感光部，9a、9b、9f…光掩膜，10…元件部，11a、11b、11f…元件部用图案，12…无机保护膜，13…有机保护膜，14…外部电极，21a、21b、21f、41a、41e…对准图案，31a～31f…对准标记，100…薄膜层叠元件。
Claims (5)
1.一种薄膜层叠元件的制造方法，其特征在于，具备：
第一工序，在该第一工序中具有形成具有多层薄膜的薄膜层叠体的步骤；
第二工序，在该第二工序中具有：
在所述薄膜层叠体上涂覆感光性抗蚀剂的步骤；
使用光掩膜对所述抗蚀剂曝光并显影的步骤；
通过对涂覆了所述显影后的感光性抗蚀剂的所述薄膜层叠体蚀刻来在所述薄膜层叠体上形成元件部以及对准标记的步骤；和
从所述蚀刻了的薄膜层叠体上去除所述显影后的感光性抗蚀剂的步骤；以及
第三工序，在该第三工序中具有：
在被去除所述显影后的感光性抗蚀剂的薄膜层叠体上涂覆感光性抗蚀剂的步骤；
将具有对准图案以及用于追加对准标记的追加对准图案的光掩膜通过对所述对准图案与在前面的工序中形成的对准标记的位置进行匹配来配置于所述感光性抗蚀剂上的规定位置的步骤；
使用所述光掩膜对所述感光性抗蚀剂曝光并显影的步骤；
通过对涂覆了所述显影后的感光性抗蚀剂的所述薄膜层叠体蚀刻来在所述薄膜层叠体上形成元件部以及所述追加对准标记的步骤；和
从所述蚀刻了的形成了所述追加对准标记的薄膜层叠体上去除所述显影后的感光性抗蚀剂的步骤。
2.根据权利要求1所述的薄膜层叠元件的制造方法，其特征在于，
反复进行两次以上所述第三工序。
3.根据权利要求1所述的薄膜层叠元件的制造方法，其特征在于，
在所述第三工序中形成的所述追加对准标记与在该第三工序的前一个工序亦即所述第二工序中已形成的对准标记相比被设置在所述薄膜层叠体的下层。
4.根据权利要求2所述的薄膜层叠元件的制造方法，其特征在于，
在所述第三工序中形成的所述追加对准标记与在该第三工序的前一个工序亦即所述第二工序中已形成的对准标记相比被设置在所述薄膜层叠体的下层。
5.根据权利要求1～4中任意一项所述的薄膜层叠元件的制造方法，其特征在于，
所述薄膜层叠体包括交替地层叠的导体薄膜和电介质薄膜，
在所述第二工序或者所述第三工序中一体地蚀刻所述导体薄膜和所述电介质薄膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-144453 | 2012-06-27 | ||
| JP2012144453 | 2012-06-27 | ||
| PCT/JP2013/066463 WO2014002794A1 (ja) | 2012-06-27 | 2013-06-14 | 薄膜積層素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104471675A CN104471675A (zh) | 2015-03-25 |
| CN104471675B true CN104471675B (zh) | 2017-06-30 |
Family
ID=49782956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380034371.5A Active CN104471675B (zh) | 2012-06-27 | 2013-06-14 | 薄膜层叠元件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2869332B1 (zh) |
| JP (1) | JPWO2014002794A1 (zh) |
| KR (1) | KR101708823B1 (zh) |
| CN (1) | CN104471675B (zh) |
| WO (1) | WO2014002794A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7096200B2 (ja) * | 2019-05-20 | 2022-07-05 | ユニ・チャーム株式会社 | ペット用おむつ、ペット用おむつの収容体及びペット用おむつの製造方法 |
| CN110494969B (zh) | 2019-06-27 | 2020-08-25 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594198A (ja) * | 1982-06-30 | 1984-01-10 | 富士通株式会社 | プリント配線基板の製造方法 |
| JPH07202425A (ja) * | 1993-12-28 | 1995-08-04 | Toray Ind Inc | 多層配線基板の製造方法 |
| JP2001210571A (ja) * | 2000-01-25 | 2001-08-03 | Daido Steel Co Ltd | アライメントマークの形成方法 |
| JP2002033458A (ja) * | 2000-07-19 | 2002-01-31 | Nikon Corp | 半導体装置及びその製造方法 |
| CN1480985A (zh) * | 2002-09-04 | 2004-03-10 | 旺宏电子股份有限公司 | 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模 |
| JP3972929B2 (ja) * | 2004-09-27 | 2007-09-05 | セイコーエプソン株式会社 | 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法 |
| JP4029884B2 (ja) * | 2005-03-29 | 2008-01-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5163330B2 (ja) * | 2008-07-14 | 2013-03-13 | 株式会社村田製作所 | 薄膜積層体の加工方法 |
| TWI502623B (zh) * | 2010-01-07 | 2015-10-01 | Hoya Corp | 光罩之製造方法、光罩、及顯示裝置之製造方法 |
| JP2011238652A (ja) * | 2010-05-06 | 2011-11-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2013
- 2013-06-14 EP EP13810224.9A patent/EP2869332B1/en active Active
- 2013-06-14 CN CN201380034371.5A patent/CN104471675B/zh active Active
- 2013-06-14 WO PCT/JP2013/066463 patent/WO2014002794A1/ja active Application Filing
- 2013-06-14 KR KR1020147034558A patent/KR101708823B1/ko active IP Right Grant
- 2013-06-14 JP JP2014522542A patent/JPWO2014002794A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150013265A (ko) | 2015-02-04 |
| WO2014002794A1 (ja) | 2014-01-03 |
| EP2869332A1 (en) | 2015-05-06 |
| JPWO2014002794A1 (ja) | 2016-05-30 |
| EP2869332B1 (en) | 2017-03-15 |
| EP2869332A4 (en) | 2016-02-24 |
| CN104471675A (zh) | 2015-03-25 |
| KR101708823B1 (ko) | 2017-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225601B1 (ko) | 대면적 나노스케일 패턴형성방법 | |
| US10513431B2 (en) | Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof | |
| US10526237B2 (en) | Cover glass lamination structure and manufacturing method thereof | |
| US20160229691A1 (en) | Method for manufacturing thin-film support beam | |
| US10256110B2 (en) | Self-aligned patterning process utilizing self-aligned blocking and spacer self-healing | |
| US9824821B2 (en) | Thin film capacitor with intermediate electrodes | |
| JP6233445B2 (ja) | 電子部品 | |
| JP2015070058A (ja) | 積層薄膜キャパシタの製造方法 | |
| RU2014134810A (ru) | Емкостной преобразователь, полученный микрообработкой, и способ его изготовления | |
| TW202011470A (zh) | 形成半導體裝置的結構的方法 | |
| CN104471675B (zh) | 薄膜层叠元件的制造方法 | |
| TWI543234B (zh) | 半導體結構之雙重圖案製程方法 | |
| US8101493B2 (en) | Capacitor of semiconductor device and method for manufacturing the same | |
| JP5929540B2 (ja) | 電子部品 | |
| JP5163330B2 (ja) | 薄膜積層体の加工方法 | |
| US20190067024A1 (en) | Utilizing multiple layers to increase spatial frequency | |
| TW201535432A (zh) | 薄膜電阻器製法 | |
| KR100928098B1 (ko) | 산화막을 이용한 메탈라인 형성방법 | |
| CN113451531B (zh) | 显示面板及其制备方法、显示设备 | |
| KR100856242B1 (ko) | 초고용량 캐패시터 및 그 제조방법 | |
| US9040410B2 (en) | Fabrication method for semiconductor device and semiconductor device | |
| CN116709806A (zh) | 一种硅基Micro OLED阳极结构及其制备方法 | |
| CN108695334A (zh) | 多层元件的边缘结构及其制造方法 | |
| JP2007184483A (ja) | 集積化インダクタの製造方法 | |
| JP2010021319A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |