TW201535432A - 薄膜電阻器製法 - Google Patents
薄膜電阻器製法 Download PDFInfo
- Publication number
- TW201535432A TW201535432A TW103107113A TW103107113A TW201535432A TW 201535432 A TW201535432 A TW 201535432A TW 103107113 A TW103107113 A TW 103107113A TW 103107113 A TW103107113 A TW 103107113A TW 201535432 A TW201535432 A TW 201535432A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- protective layer
- thin film
- inorganic protective
- resistive layer
- Prior art date
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本發明是一種薄膜電阻器製法,係於一基板上依序形成電極圖案及覆蓋一電阻層之後,以鍍膜方式在該電阻層上覆蓋圖案化完成的一無機保護層,並以該無機保護層作為蝕刻該電阻層時的遮罩,經蝕刻完成後,該無機保護層係不需移除而保留覆蓋在該電阻層的上方,當一有機保護層再形成於該無機保護層上方後,該電阻層上方係形成雙層式的保護結構,提高保護效果,防止該電阻層因外界環境因素所導致的電阻值改變問題。
Description
本發明為一種薄膜電阻器製法,尤指一種可在薄膜電阻層上設置無機保護層,以提高元件可靠度的薄膜電阻器製法。
請參考圖6(A)~6(D),為傳統薄膜電阻器之製造流程示意圖。首先在一基板101的上、下表面分別形成上電極102與下電極103,再於該上電極102之上覆蓋一遮罩層104。如圖6(B)所示,在基板101、上電極102與遮罩層104的表面再全面覆蓋薄膜狀的一電阻層105;藉由移除在覆蓋在上電極102的遮罩層104時,因為該電阻層105的厚度極薄,因此可同時將遮罩層104與其上方的電阻層105一併移除,移除後的結構如圖6(C)所示。
再請參考圖6(D),利用能量射束燒蝕法,例如雷射光束、聚焦離子束等該電阻層105進行蝕刻修整,使該電阻層105具有一預定的電阻值。當該電阻層105蝕刻完成後,以一保護層106將電阻層105包覆,如圖6(E)所示。接著,沿虛線所示位置進行薄膜電阻單體分離的程序,然後再執行進一步的後續加工作業,使上電極102、下電極103由多層的導電材料包覆而成為可供銲接的電極。
但上述薄膜電阻器的結構中只利用單獨一層的保護層106對電阻層105提供保護作用,所能提供的保護效果有限,該電阻層105易受外在環境因素影響而使電阻值發生較大幅度的偏移改變,偏離其預設的電阻值,也因此該薄膜電阻器的產品可靠度相對較低。
有鑑於現有薄膜電阻器之製作方式僅能對薄膜電阻層提供單一層保護作用,電阻值易受外界因素影響而產生較大誤差,本發明之主要目的是提供一種可提高電阻值穩定度的薄膜電阻器製法。
為達成前述目的,本發明所提出的薄膜電阻器製法包含:
於一絕緣的基板的上表面形成上電極;
形成一電阻層於該基板之上表面;
於該電阻層上覆蓋一遮罩層,該遮罩層係具有預設圖案以顯露出部分的電阻層;
於該遮罩層及顯露出的電阻層上全面覆蓋一無機保護層;
移除該遮罩層,令位於該遮罩層上的無機保護層一併移除,其中,未移除之無機保護層係覆蓋在原顯露出的電阻層上;
蝕刻該電阻層,係以該無機保護層作為一蝕刻遮罩,去除未以無機保護層覆蓋的電阻層;
形成有機保護層,係在該無機保護層上完整覆蓋一有機保護層。
藉此,本發明在電阻層上除了具備該有機保護層之外,更進一步覆蓋有一無機保護層,對該電阻層提供了雙層保護,提高該電阻層抗外在因素影響的能力,降低電阻值變化的幅度,使產品具有更好的可靠度。
如圖1(A)所示,本發明之薄膜電阻器製法首先提供一絕緣的基板10,再於該基板10的上表面形成作為上電極11的導體層圖案;亦可在該基板10的下表面進一步形成下電極12的導體層圖案。
如圖1(B)所示,在基板10的上表面係全面薄膜沉積形成一電阻層13,該電阻層13係全面覆蓋上電極11,例如以熱輔助蒸發法、電子束輔助蒸發法、化學氣相沉積法(CVD)、溶膠凝膠(sol-gel)法、電漿增強式化學氣相沉積(PECVD)法、或物理氣相沉積(PVD)濺射法等方式形成該電阻層。如圖1(C)及圖2所示,在該電阻層13上方係覆蓋具有預定圖案的一遮罩層14,在一較佳實施例中,該遮罩層14是以網版印刷法印製在電阻層13上的一有機物遮罩層。
該遮罩層14主要是遮蔽住對應一部分上電極11所在位置的電阻層13,但仍露出大部分形成在基板10表面的電阻層13。
如圖1(D)所示,在電阻層13及遮罩層14上係全面覆蓋一無機保護層15,該無機保護層15可利用真空鍍膜、熱輔助蒸發法、電子束輔助蒸發法、化學氣相沉積法(CVD)、溶膠凝膠(sol-gel)法、電漿增強式化學氣相沉積(PECVD)法、或物理氣相沉積(PVD)濺射法等方式形成。
如圖1(E)及圖3所示,當無機保護層15形成之後,再移除該遮罩層14。在移除遮罩層14的同時,會一併將遮罩層14上方的無機保護層15一併移除,而顯露出一部分的電阻層13及保留預定圖案的無機保護層15,在本發明中,可利用浸泡溶液或溶液沖洗的方式將該有機物的遮罩層14移除,且會將遮罩層14上方的無機保護層15去除。
如圖1(F)所示,以保留在基板10上的無機保護層15作為遮罩,對該電阻層13進行蝕刻,使未由無機保護層15覆蓋的電阻層13被蝕刻移除,而顯露出該上電極11。
如圖1(G)及圖4所示,將不必要的電阻層13去除後,係進一步對保留在基板10上的電阻層13進行修整,在較佳實施例中,可利用能量射束例如雷射光束、聚焦離子束、聚焦電子束等技術進行修整,以獲得所需要的電阻值。
如圖1(H)、圖5所示,當完成對電阻層13的修整作業後,再於該無機保護層15上面覆蓋一層有機保護層16,完整包覆該無機保護層15、電阻層13及局部的上電極11。其中,該無機保護層15的材料可選自金屬氧化物、半導體氧化物或半導體氮化物,例如氧化鋁(Al2
O3
)、二氧化矽(SiO2
)、氮化矽(Si3
N4
);該有機保護層16的材料可為環氧密封材料。接著,沿虛線所示位置進行薄膜電阻單體分離的程序,然後再執行進一步的後續加工作業,令導電材料包覆上電極102、下電極103以供實際應用時銲接,此後續加工作業並非本發明特徵,故不詳細說明。
本發明利用上述製程,可提供至少以下優點:
一、本發明以非光蝕刻的方式,將無機保護層15覆蓋在電阻層13上,結合該有機保護層16可為電阻層13提供雙層的保護作用,使該電阻層13能夠更不易因外界環境影響(如溫度、濕氣等因素)而改變電阻值,故可提高薄膜電阻器產品的可靠度。
二、在對電阻層13進行蝕刻時,直接以該無機保護層15作為蝕刻遮罩,不需再特別額外以一光阻層構成遮罩。且電阻層13經蝕刻完成後,亦不需再特地移除該無機保護層,可減少製程步驟。
10‧‧‧基板
11‧‧‧上電極
12‧‧‧下電極
13‧‧‧電阻層
14‧‧‧遮罩層
15‧‧‧無機保護層
16‧‧‧有機保護層
101‧‧‧基板
102‧‧‧上電極
103‧‧‧下電極
104‧‧‧遮罩層
105‧‧‧電阻層
106‧‧‧保護層
11‧‧‧上電極
12‧‧‧下電極
13‧‧‧電阻層
14‧‧‧遮罩層
15‧‧‧無機保護層
16‧‧‧有機保護層
101‧‧‧基板
102‧‧‧上電極
103‧‧‧下電極
104‧‧‧遮罩層
105‧‧‧電阻層
106‧‧‧保護層
圖1(A)~圖1(H):本發明薄膜電阻器之製程剖面示意圖。圖2:本發明對應圖1(C)的平面示意圖。圖3:本發明對應圖1(E)的平面示意圖。圖4:本發明對應圖1(G)的平面示意圖。圖5:本發明對應圖1(H)的平面示意圖。 圖6(A)~圖6(E):既有薄膜電阻器之製程剖面示意圖。
10‧‧‧基板
11‧‧‧上電極
12‧‧‧下電極
13‧‧‧電阻層
15‧‧‧無機保護層
16‧‧‧有機保護層
Claims (9)
- 一種薄膜電阻器製法,包含:於一絕緣的基板的上表面形成上電極;形成一電阻層於該基板之上表面;於該電阻層上覆蓋一遮罩層,該遮罩層係具有預設圖案以顯露出部分的電阻層;於該遮罩層及顯露出的電阻層上全面覆蓋一無機保護層;移除該遮罩層,令位於該遮罩層上的無機保護層一併移除,其中,未移除之無機保護層係覆蓋在原顯露出的電阻層上;蝕刻該電阻層,係以該無機保護層作為一蝕刻遮罩,去除未以無機保護層覆蓋的電阻層;形成有機保護層,係在該無機保護層上完整覆蓋一有機保護層。
- 如請求項1所述之薄膜電阻器製法,其中,在蝕刻電阻層與形成有機保護層步驟之間,進一步包含:修整該電阻層,使該電阻層具有一預設電阻值。
- 如請求項1或2所述之薄膜電阻器製法,其中,在該基板之下表面係形成有下電極。
- 如請求項3所述之薄膜電阻器製法,其中,該無機保護層係以真空鍍膜方式形成。
- 如請求項3所述之薄膜電阻器製法,其中,該無機保護層係以熱輔助蒸發法、電子束輔助蒸發法、化學氣相沉積法(CVD)、溶膠凝膠(sol-gel)法、電漿增強式化學氣相沉積(PECVD)法、或物理氣相沉積(PVD)濺射法形成。
- 如請求項3所述之薄膜電阻器製法,其中,該電阻層係以薄膜沉積法形成於該基板上。
- 如請求項6所述之薄膜電阻器製法,其中,形成該電阻層之薄膜沉積法係包含熱輔助蒸發法、電子束輔助蒸發法、化學氣相沉積法(CVD)、溶膠凝膠(sol-gel)法、電漿增強式化學氣相沉積(PECVD)法、或物理氣相沉積(PVD)濺射法。
- 如請求項2所述之薄膜電阻器製法,其中,在修整該電阻層之步驟中,係以能量射束對該電阻層進行修整。
- 如請求項1所述之薄膜電阻器製法,其中,該無機保護層的材料可選自金屬氧化物、半導體氧化物或半導體氮化物;該有機保護層的材料為環氧密封材料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103107113A TWI571891B (zh) | 2014-03-03 | 2014-03-03 | Thin film resistor method |
CN201410177963.9A CN104900358B (zh) | 2014-03-03 | 2014-04-29 | 薄膜电阻器制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103107113A TWI571891B (zh) | 2014-03-03 | 2014-03-03 | Thin film resistor method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201535432A true TW201535432A (zh) | 2015-09-16 |
TWI571891B TWI571891B (zh) | 2017-02-21 |
Family
ID=54032972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103107113A TWI571891B (zh) | 2014-03-03 | 2014-03-03 | Thin film resistor method |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104900358B (zh) |
TW (1) | TWI571891B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108598259A (zh) * | 2018-04-09 | 2018-09-28 | 上海集成电路研发中心有限公司 | 一种薄膜电阻的制备方法 |
KR102127806B1 (ko) * | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106103A (ja) * | 1993-10-07 | 1995-04-21 | Rohm Co Ltd | チップ抵抗器の製造方法 |
TW492018B (en) * | 1998-04-29 | 2002-06-21 | Morton Int Inc | Formation of thin film resistors |
EP1255256B1 (en) * | 2000-01-17 | 2009-09-09 | Panasonic Corporation | Resistor and method for fabricating the same |
TW571426B (en) * | 2000-06-01 | 2004-01-11 | Yageo Corp | Manufacturing method of non-optical etched thin film resistor |
CN100524547C (zh) * | 2007-02-14 | 2009-08-05 | 光颉科技股份有限公司 | 电流感应晶片电阻器的制造方法 |
TWI369693B (en) * | 2008-04-10 | 2012-08-01 | Ind Tech Res Inst | Thin film resistor structure and fabrication method thereof |
-
2014
- 2014-03-03 TW TW103107113A patent/TWI571891B/zh active
- 2014-04-29 CN CN201410177963.9A patent/CN104900358B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI571891B (zh) | 2017-02-21 |
CN104900358B (zh) | 2017-10-10 |
CN104900358A (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6233445B2 (ja) | 電子部品 | |
JP2007311584A5 (zh) | ||
JP2017502522A (ja) | 金属薄膜レジスタおよびプロセス | |
US10204933B2 (en) | Thin film transistor and method for manufacturing the same, and display panel | |
TWI571891B (zh) | Thin film resistor method | |
EP2715830B1 (en) | Method for fabricating a layer structure | |
JP5929540B2 (ja) | 電子部品 | |
JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
US8551854B2 (en) | Method of manufacturing a semiconductor device | |
JP4453711B2 (ja) | 薄膜部品及び製造方法 | |
US8477474B2 (en) | Thin film capacitor | |
TWI520347B (zh) | 氧化物半導體薄膜電晶體及其製造方法 | |
CN108288612A (zh) | 电接触结构及其形成方法 | |
WO2014002794A1 (ja) | 薄膜積層素子の製造方法 | |
JP2009099755A (ja) | 薄膜抵抗体及びその製造方法 | |
JP2010040616A (ja) | 電極形成方法および半導体素子 | |
CN109037049B (zh) | 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 | |
TWI548132B (zh) | 製造有機電子裝置之方法 | |
JP2022103600A (ja) | 電子部品及びその製造方法 | |
US8536014B2 (en) | Self aligned silicide device fabrication | |
JP4799916B2 (ja) | チップ抵抗器 | |
JP2010153736A (ja) | 抵抗素子、および、その製造方法 | |
JP2017157598A (ja) | 配線基板及びその製造方法 | |
JP2008218844A (ja) | 半導体装置の製造方法 | |
JPH0570314B2 (zh) |