CN109037049B - 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 - Google Patents
完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 Download PDFInfo
- Publication number
- CN109037049B CN109037049B CN201810853862.7A CN201810853862A CN109037049B CN 109037049 B CN109037049 B CN 109037049B CN 201810853862 A CN201810853862 A CN 201810853862A CN 109037049 B CN109037049 B CN 109037049B
- Authority
- CN
- China
- Prior art keywords
- metal electrode
- layer
- metal
- dielectric film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 190
- 239000002184 metal Substances 0.000 title claims abstract description 190
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000463 material Substances 0.000 title claims abstract description 25
- 239000011521 glass Substances 0.000 title claims abstract description 23
- 239000002131 composite material Substances 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 claims 9
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
Abstract
本发明完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法涉及一种微芯片制造方法，利用金属层下面的复合介质膜将残余的金属带走进而完全去除，保证键合面的硅层不存留金属杂质，同时键合面的硅层质量不被破坏。在含化学稳定性金属的多层金属电极制作中，在保证静电键合面质量的同时，制作出理想的多层耐高温金属电极并对压力敏感电阻进行了保护，提高了圆片级SOI材料正面静电键合的键合质量和键合强度。采用本方法工艺制作的正面键合芯片平均键合强度与采用传统工艺制作的正面键合芯片平均键合强度相比可提高3倍以上，无引线封接产品泄漏不良品率明显减少。
Description
技术领域
本发明涉及一种微芯片制造方法，具体涉及圆片级SOI材料与玻璃静电键合面间化学稳定性金属层完全去除的方法。
背景技术
现有的高温无引线SOI压力传感器制作中，需要进行一种正面图形化对准静电键合工艺。当传感器用于高温测量时，普通的铝电极由于容易产生电迁徙，无法满足高温使用要求，常用的是采用多层金属电极以适用于高温环境的应用。这种多层电极中通常含有化学稳定性金属，如铂等，这种化学稳定性金属若采用湿法腐蚀的方法去除，腐蚀时间很长，导致侧向腐蚀严重，工艺无法接受。
现有的多层金属电极制作方法为在SOI材料的顶层硅上，包括键合面的硅层，除敏感电阻位置上氧化层外，整片蒸发或者溅射上多层金属电极，然后通过光刻、干法刻蚀(或者湿法腐蚀)将不需要的部分去除，该种方法制作普通的电极引出是合适的，但是对于采用SOI材料制作的无引线封装压力传感器，需要将顶层硅与玻璃进行正面静电键合，为了达到良好的键合强度，必须保证顶层硅表面的平整性且硅层无金属杂质沾污。钛、铂、金等，多层金属电极采用单一的湿法腐蚀方法很难去除干净，如铂等化学稳定性金属，需要采用干法刻蚀方法去除。但由于铂层下面的钛层很薄，铂与钛的界面在干法刻蚀中无法准确识别，必须对铂层进行过刻，过刻的过程中必然干法刻蚀到金属钛，干法刻蚀后的钛会变性，导致钛腐蚀液无法将钛金属完全去除干净，在顶层硅表面存在金属杂质残留。目前技术中对于化学稳定性好的金属，需要采用干法刻蚀将金属刻蚀掉，存在的问题：一是无法保证金属刻蚀干净，二是无法保证键合面的硅层不被刻蚀到，硅被干法刻蚀后对键合质量影响非常大，导致键合效果变差，制作的传感器芯片可靠性无法保证。
发明内容
本发明的目的是为了克服原有的圆片级SOI材料与玻璃静电键合面间金属层无法完全去除的问题，提供了一种完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法。
本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，包括如下步骤：
步骤一、按照设计所需将SOI硅片上的一部分顶层硅刻蚀形成敏感电阻；
步骤二、对顶层硅和敏感电阻的上表面进行热氧化和化学气相沉积处理形成复合介质膜；
步骤三、在复合介质膜上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极孔图形的金属电极孔掩膜板，利用该金属电极孔掩膜板刻蚀去除多层金属电极孔图形位置所对应的复合介质膜，形成多层金属电极孔；
金属电极孔掩膜板上多层金属电极孔图形的区域为透光区、其余部分为阻光区；
步骤四、对不同金属进行蒸发或溅射处理，使多层金属电极孔以内的顶层硅上和多层金属电极孔以外的复合介质膜上均附着有多层金属膜；
步骤五、在多层金属膜上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极图形的金属电极掩膜板，利用该金属电极掩膜板刻蚀去除多层金属电极图形以外的位置所对应的多层金属膜，多层金属膜剩余部分形成多层金属电极；
金属电极掩膜板上多层金属电极图形的位置与金属电极孔掩膜板上多层金属电极孔图形的位置对应、且多层金属电极图形的区域为阻光区、其余部分为透光区；
步骤六、在多层金属电极和复合介质膜上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极图形和敏感电阻区图形的介质膜掩膜板，利用该介质膜掩膜板刻蚀去除多层金属电极图形和敏感电阻区图形以外的位置所对应的复合介质膜；
介质膜掩膜板上的敏感电阻区图形的位置与敏感电阻的位置对应、且该介质膜掩膜板上多层金属电极图形的区域和敏感电阻区图形的区域均为阻光区、其余部分为透光区；
步骤七、对多层金属电极进行退火。
本发明的有益效果是：在含化学稳定性金属的多层金属电极制作中，利用金属层下面的复合介质膜将残余的金属带走进而完全去除，保证键合面的硅层不存留金属杂质，同时键合面的硅层质量不被破坏。在保证静电键合面质量的同时，制作出理想的多层耐高温金属电极并对压力敏感电阻进行了保护，提高了圆片级SOI材料正面静电键合的键合质量和键合强度。采用本方法工艺制作的正面键合芯片平均键合强度与采用传统工艺制作的正面键合芯片平均键合强度相比可提高3倍以上，无引线封接产品泄漏不良品率明显减少。
附图说明
图1为本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法中圆片级SOI材料与玻璃静电键合结构的主视剖视示意图；
图2为本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法中金属电极孔掩膜板的俯视结构示意图；
图3为本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法中金属电极掩膜板的俯视结构示意图；
图4为本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法中介质膜掩膜板的俯视结构示意图。
具体实施方式
具体实施方式一
本发明的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，包括如下步骤：
步骤一、将SOI硅片上顶层硅1涂光刻胶，按照设计所需对光刻胶进行光刻，然后刻蚀顶层硅1，使得顶层硅1的一部分顶层硅1刻蚀形成敏感电阻2，最后去除光刻胶。
步骤二、对顶层硅1和敏感电阻2的上表面依次进行热氧化和化学气相沉积处理形成复合介质膜3。
该顶层硅1包括刻蚀形成的敏感电阻2以及步骤一中刻蚀剩余的部分顶层硅1，而在敏感电阻2上形成的复合介质膜3也可以被称作电阻屏蔽层。顶层硅1下是埋层二氧化硅13和衬底硅14。
步骤三、在复合介质膜3上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极孔图形9的金属电极孔掩膜板6，利用该金属电极孔掩膜板6刻蚀去除多层金属电极孔图形9位置所对应的复合介质膜3，形成多层金属电极孔4，最后去除光刻胶。
如图2所示，金属电极孔掩膜板6上多层金属电极孔图形9的区域为透光区(黑色部分)、其余部分为阻光区。
步骤四、对不同金属进行蒸发或溅射处理，使多层金属电极孔4以内的顶层硅1上和多层金属电极孔4以外的复合介质膜3上均附着有多层金属膜。
步骤五、在多层金属膜上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极图形10的金属电极掩膜板7，利用该金属电极掩膜板7刻蚀去除多层金属电极图形10以外的位置所对应的多层金属膜，多层金属膜剩余部分形成多层金属电极5，最后去除光刻胶。
按照不同金属的刻蚀要求，用干法和湿法进行混合刻蚀。其中，在干法刻蚀中，由于选择性差，无法保证正好将刻蚀停止在多层金属膜的下表面，必然会有过刻现象的产生，但过刻只局限在复合介质膜3表面，并没有损伤到要进行静电键合的硅层表面，以使键合硅表面的平整度和粗糙度不被破坏。
如图3所示，金属电极掩膜板7上多层金属电极图形10的位置与金属电极孔掩膜板6上多层金属电极孔图形9的位置对应、且多层金属电极图形10的区域(黑色部分)为阻光区、其余部分为透光区。
步骤六、在多层金属电极5和复合介质膜3上涂光刻胶后进行光刻，光刻胶形成带有金属电极保护图形12和敏感电阻区图形11的介质膜掩膜板8，利用该介质膜掩膜板8刻蚀去除金属电极保护图形12和敏感电阻区图形11以外的位置所对应的复合介质膜3；
如图4所示，金属电极保护图形12与多层金属电极5的位置对应且完全覆盖多层金属电极5，敏感电阻区图形11的位置与敏感电阻2的位置对应，且该介质膜掩膜板8上金属电极保护图形12的区域和敏感电阻区图形11的区域均为阻光区、其余部分为透光区，介质膜掩膜板8可保留敏感电阻2上的复合介质膜3电阻掩蔽层和多层金属电极5不被去除和腐蚀，将步骤五中留下的多层金属电极5和敏感电阻2等需要保护区域进行保护。
金属电极保护图形12的大小要大于多层金属电极5，以便达到完全覆盖的目的，可以令金属电极保护图形12与多层金属电极孔图形9的大小相同。
此步骤是将需要作为键合面处的复合介质膜3去掉。这样避免了键合面处的硅层在刻蚀复合介质膜3的过程中被刻蚀，刻蚀复合介质膜3时没有完全刻蚀干净的多层金属残留物可以随着复合介质膜3的去除过程被完全带走，保证了键合面处的硅层上没有多层金属的残留物，键合面处的硅层质量是完整和洁净的。如图1所示，附图标记15为静电键合玻璃。
步骤七、对多层金属电极5进行退火。
具体实施方式二
本具体实施方式二与具体实施方式一的区别在于，步骤二中对顶层硅1和敏感电阻2的上表面进行热氧化和化学气相沉积处理形成复合介质膜3，具体为：先对顶层硅1和敏感电阻2的上表面进行热氧化形成二氧化硅SiO2层，再采用低压力化学气相沉积法LPCVD在SiO2层上沉积形成氮化硅Si3N4层，SiO2层与Si3N4层构成复合介质膜。
氧化工艺可以采用干、湿、干的方式进行。
具体实施方式三
本具体实施方式三与具体实施方式一的区别在于，步骤二对顶层硅1和敏感电阻2的上表面进行热氧化和化学气相沉积处理形成复合介质膜3，具体为：先对顶层硅1和敏感电阻2的上表面进行热氧化形成SiO2层，再采用等离子体增强化学气相沉积法PECVD在SiO2层上沉积形成SiO2/Si3N4复合层，SiO2层与SiO2/Si3N4复合层构成复合介质膜。SiO2/Si3N4复合层为SiO2层加Si3N4层构成的复合层。
氧化工艺可以采用干、湿、干的方式进行。
具体实施方式四
本具体实施方式四与具体实施方式二的区别在于，步骤二中热氧化形成的SiO2层的厚度为
LPCVD沉积形成的Si3N4层的厚度为
氧化工艺可以采用干、湿、干的方式进行。
具体实施方式五
本具体实施方式五与具体实施方式三的区别在于，步骤二热氧化形成的SiO2层的厚度为
PECVD沉积形成的SiO2/Si3N4复合层中的SiO2层厚度为
Si3N4层厚度为
氧化工艺可以采用干、湿、干的方式进行。
具体实施方式六
本具体实施方式六与具体实施方式一的区别在于，步骤五中的多层金属电极5与顶层硅1形成欧姆接触。
具体实施方式七
本具体实施方式七与具体实施方式一的区别在于，多层金属电极孔4的数量为四个，多层金属电极孔4分布于顶层硅1四角且中心对称；多层金属电极5的数量与多层金属电极孔4的数量相等，多层金属电极5分别位于多层金属电极孔4中、与多层金属电极孔4一一对应。
即如图2和图3所示，用于生成多层金属电极孔4的电极孔掩膜板6上的多层金属电极孔图形9的数量也为4个、且分布于电极孔掩膜板6的四角并中心对称，用于生成多层金属电极5的金属电极掩膜板7上的多层金属电极图形10与多层金属电极孔图形9的位置一一对应且能够令生成的多层金属电极5同心位于对应的多层金属电极孔4中。
具体实施方式八
本具体实施方式八与具体实施方式一或七的区别在于，多层金属电极孔4的半径大于多层金属电极5的半径。
注意考虑到光刻套准误差以及腐蚀的控制精度，金属电极孔掩膜板6的孔要比实际最终要留下的多层金属电极5大。即金属电极孔掩膜板6上的多层金属电极孔图形9比金属电极掩膜板7上的多层金属电极图形10尺寸大。通过实际实验，金属电极孔掩膜板6的孔可以比实际最终要留下的多层金属电极5半径大5微米。
具体实施方式九
本具体实施方式九与具体实施方式一的区别在于，多层金属膜中的金属为钛Ti、铬Cr、铂Pt和金Au中两种或两种以上的组合。均为化学稳定性金属。
Claims (9)
1.完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，包括如下步骤：
步骤一、按照设计所需将SOI硅片上的一部分顶层硅(1)刻蚀形成敏感电阻(2)；
步骤二、对顶层硅(1)和敏感电阻(2)的上表面进行热氧化和化学气相沉积处理形成复合介质膜(3)；
步骤三、在复合介质膜(3)上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极孔图形(9)的金属电极孔掩膜板(6)，利用该金属电极孔掩膜板(6)刻蚀去除多层金属电极孔图形(9)位置所对应的复合介质膜(3)，形成多层金属电极孔(4)；
金属电极孔掩膜板(6)上多层金属电极孔图形(9)的区域为透光区、其余部分为阻光区；
步骤四、对不同金属进行蒸发或溅射处理，使多层金属电极孔(4)以内的顶层硅(1)上和多层金属电极孔(4)以外的复合介质膜(3)上均附着有多层金属膜；
步骤五、在多层金属膜上涂光刻胶后进行光刻，光刻胶形成带有多层金属电极图形(10)的金属电极掩膜板(7)，利用该金属电极掩膜板(7)刻蚀去除多层金属电极图形(10)以外的位置所对应的多层金属膜，多层金属膜剩余部分形成多层金属电极(5)；
金属电极掩膜板(7)上多层金属电极图形(10)的位置与金属电极孔掩膜板(6)上多层金属电极孔图形(9)的位置对应、且多层金属电极图形(10)的区域为阻光区、其余部分为透光区；
步骤六、在多层金属电极(5)和复合介质膜(3)上涂光刻胶后进行光刻，光刻胶形成带有金属电极保护图形(12)和敏感电阻区图形(11)的介质膜掩膜板(8)，利用该介质膜掩膜板(8)刻蚀去除金属电极保护图形(12)和敏感电阻区图形(11)以外的位置所对应的复合介质膜(3)；
金属电极保护图形(12)与多层金属电极(5)的位置对应且完全覆盖多层金属电极(5)，敏感电阻区图形(11)的位置与敏感电阻(2)的位置对应，且该介质膜掩膜板(8)上多层金属电极图形(10)的区域和敏感电阻区图形(11)的区域均为阻光区、其余部分为透光区；
步骤七、对多层金属电极(5)进行退火。
2.根据权利要求1所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，步骤二中对顶层硅(1)和敏感电阻(2)的上表面进行热氧化和化学气相沉积处理形成复合介质膜(3)，具体为：先对顶层硅(1)和敏感电阻(2)的上表面进行热氧化形成二氧化硅SiO2层，再采用低压力化学气相沉积法LPCVD在SiO2层上沉积形成氮化硅Si3N4层，SiO2层与Si3N4层构成复合介质膜。
3.根据权利要求1所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，步骤二对顶层硅(1)和敏感电阻(2)的上表面进行热氧化和化学气相沉积处理形成复合介质膜(3)，具体为：先对顶层硅(1)和敏感电阻(2)的上表面进行热氧化形成SiO2层，再采用等离子体增强化学气相沉积法PECVD在SiO2层上沉积形成SiO2/Si3N4复合层，SiO2层与SiO2/Si3N4复合层构成复合介质膜。
4.根据权利要求2所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，步骤二中热氧化形成的SiO2层的厚度为
LPCVD沉积形成的Si3N4层的厚度为
5.根据权利要求3所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，步骤二热氧化形成的SiO2层的厚度为
PECVD沉积形成的SiO2/Si3N4复合层中的SiO2层厚度为
Si3N4层厚度为
6.根据权利要求1所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，步骤五中的多层金属电极(5)与顶层硅(1)形成欧姆接触。
7.根据权利要求1所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，多层金属电极孔(4)的数量为四个，多层金属电极孔(4)分布于顶层硅(1)四角且中心对称；多层金属电极(5)的数量与多层金属电极孔(4)的数量相等，多层金属电极(5)分别位于多层金属电极孔(4)中、与多层金属电极孔(4)一一对应。
8.根据权利要求1或7所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，多层金属电极孔(4)的半径大于多层金属电极(5)的半径。
9.根据权利要求1所述的完全去除圆片级SOI材料与玻璃静电键合面间金属层的方法，其特征在于，多层金属膜中的金属为钛Ti、铬Cr、铂Pt和金Au中两种以上的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810853862.7A CN109037049B (zh) | 2018-07-30 | 2018-07-30 | 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810853862.7A CN109037049B (zh) | 2018-07-30 | 2018-07-30 | 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037049A CN109037049A (zh) | 2018-12-18 |
| CN109037049B true CN109037049B (zh) | 2020-09-15 |
Family
ID=64647814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810853862.7A Active CN109037049B (zh) | 2018-07-30 | 2018-07-30 | 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037049B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341546A (zh) * | 2001-09-07 | 2002-03-27 | 清华大学 | 带有厚层结构的晶片上金属层的图形化方法 |
| CN1949477A (zh) * | 2006-11-10 | 2007-04-18 | 北京大学 | 一种可去除残余硅的体硅mems与cmos电路集成的方法 |
| CN102818662A (zh) * | 2012-08-30 | 2012-12-12 | 无锡永阳电子科技有限公司 | 硅传感器压力芯片及其自停止腐蚀工艺 |
| CN107910305A (zh) * | 2017-12-28 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种圆片级背金芯片的封装结构及其封装方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100510667C (zh) * | 2004-07-02 | 2009-07-08 | 阿尔卑斯电气株式会社 | 玻璃衬底和使用了该玻璃衬底的静电电容式压力传感器 |
| CN100358094C (zh) * | 2004-09-10 | 2007-12-26 | 北京工业大学 | 带有悬空可动敏感结构的静电键合工艺 |
| US20070170528A1 (en) * | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
| US7775119B1 (en) * | 2009-03-03 | 2010-08-17 | S3C, Inc. | Media-compatible electrically isolated pressure sensor for high temperature applications |
| US8569092B2 (en) * | 2009-12-28 | 2013-10-29 | General Electric Company | Method for fabricating a microelectromechanical sensor with a piezoresistive type readout |
| JP5541306B2 (ja) * | 2011-05-27 | 2014-07-09 | 株式会社デンソー | 力学量センサ装置およびその製造方法 |
| CN203432737U (zh) * | 2013-08-01 | 2014-02-12 | 广州中国科学院先进技术研究所 | 一种mems压力传感器 |
| CN104062059B (zh) * | 2014-06-13 | 2017-12-01 | 江苏英特神斯科技有限公司 | 一种mems压阻式压力传感器及其制造方法 |
| CN104062045B (zh) * | 2014-06-13 | 2017-09-15 | 江苏英特神斯科技有限公司 | 一种压阻式压力传感器及其制造方法 |
| CN104535253B (zh) * | 2015-01-19 | 2018-05-25 | 北京大学 | 一种高温压力传感器及其加工方法 |
-
2018
- 2018-07-30 CN CN201810853862.7A patent/CN109037049B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341546A (zh) * | 2001-09-07 | 2002-03-27 | 清华大学 | 带有厚层结构的晶片上金属层的图形化方法 |
| CN1949477A (zh) * | 2006-11-10 | 2007-04-18 | 北京大学 | 一种可去除残余硅的体硅mems与cmos电路集成的方法 |
| CN102818662A (zh) * | 2012-08-30 | 2012-12-12 | 无锡永阳电子科技有限公司 | 硅传感器压力芯片及其自停止腐蚀工艺 |
| CN107910305A (zh) * | 2017-12-28 | 2018-04-13 | 江阴长电先进封装有限公司 | 一种圆片级背金芯片的封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037049A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445286B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP5069241B2 (ja) | 強誘電性薄膜素子用の不動態化構造 | |
| US9862595B2 (en) | Method for manufacturing thin-film support beam | |
| US9280045B2 (en) | Mask blank and photomask | |
| CN101197315B (zh) | 半导体器件的金属线路图案及其制造方法 | |
| TWI718540B (zh) | 觸控結構及其製作方法與觸控顯示裝置 | |
| CN109037049B (zh) | 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法 | |
| JP2009123818A (ja) | 磁気センサデバイスの製造方法 | |
| CN109904145A (zh) | 一种薄膜电阻的制造方法 | |
| JP6772042B2 (ja) | 貫通基板の製造方法 | |
| TWI571891B (zh) | Thin film resistor method | |
| JPH0755523A (ja) | 流量センサ | |
| KR20020069323A (ko) | 금속 저항체 소자 및 그 제조 방법 | |
| CN103107178B (zh) | 一种用负性光刻胶制作背照式影像传感器深沟槽的方法 | |
| JP6883777B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN114577371B (zh) | 电容式压力传感器及其制造方法 | |
| CN105632907B (zh) | 一种半导体器件的制作方法 | |
| KR100781442B1 (ko) | 웨이퍼 에지 비드 제거 방법 | |
| KR20110067934A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| KR100324570B1 (ko) | 반도체 소자의 제조방법 | |
| KR100575083B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004311520A (ja) | 表示装置の製造方法 | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |