JP5069241B2 - 強誘電性薄膜素子用の不動態化構造 - Google Patents
強誘電性薄膜素子用の不動態化構造 Download PDFInfo
- Publication number
- JP5069241B2 JP5069241B2 JP2008532274A JP2008532274A JP5069241B2 JP 5069241 B2 JP5069241 B2 JP 5069241B2 JP 2008532274 A JP2008532274 A JP 2008532274A JP 2008532274 A JP2008532274 A JP 2008532274A JP 5069241 B2 JP5069241 B2 JP 5069241B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- thin film
- ferroelectric thin
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002161 passivation Methods 0.000 title claims description 119
- 239000010409 thin film Substances 0.000 title claims description 80
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 157
- 239000003990 capacitor Substances 0.000 claims description 147
- 238000000034 method Methods 0.000 claims description 65
- 238000004519 manufacturing process Methods 0.000 claims description 52
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 28
- 229910052697 platinum Inorganic materials 0.000 claims description 23
- 229910002113 barium titanate Inorganic materials 0.000 claims description 16
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 263
- 230000008569 process Effects 0.000 description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 22
- 239000010931 gold Substances 0.000 description 22
- 229910052737 gold Inorganic materials 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000000206 photolithography Methods 0.000 description 16
- 238000002360 preparation method Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052740 iodine Inorganic materials 0.000 description 3
- 239000011630 iodine Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、チタン酸バリウムストロンチウム(BST)薄膜素子の作製に関し、特に、BST薄膜コンデンサの不動態化およびBST薄膜抵抗の作製に関する。
半導体素子用の作製処理は、一般的に、1つまたは複数の不動態層の形成を含む。不動態層は、例えば、金属線のような活性要素または活性層を分離するために使用可能である。さらに、不動態層は、最終的な作製素子の汚染を防止し、該最終的な作製素子の信頼性を向上するために使用可能である。
不動態層に使用される材料は、一般的に、処理可能性、前の処理との適合性および所望の特性に基づいて選択される。特に、設計上の複雑さを減少して、製造コストを最少化するためには、当該設計の他の部品に使用可能な材料を使用するのが好ましい。不動態層の材料の典型例としては、窒化シリコン(Si3N4)、二酸化シリコン(SiO2)および酸化アルミニウム(Al2O3)がある。Si3N4は小さな限界寸法を規定できるので望ましい材料であるが、応力による影響があるためにその厚みが限定されことがある。対照的に、SiO2は、より少ない応力による影響で済み、より厚みの大きな層に使用されることができる。
作製処理に使用される前記不動態層は、その下にある素子の作用および特性に対してほとんど影響ないまたは全く影響ないようにするものである。しかし、実際には、前記不動態層と他の活性層との間の界面は、漏洩電流が流れる通路を生成する可能性がある。 "漏洩通路"とも呼ばれるこれらの通路は、電力効率および信頼性の観点上望ましくない。
図1は、従来の不動態化方式を含む半導体加工技術を使用して作製された集積回路100の横断面図である。該集積回路100は、可同調(tunable)BSTコンデンサ105と、固定コンデンサ110とを有する。電子回路の基本的なビィルディングブロックであるコンデンサは、様々な形態で作製可能である。コンデンサの設計の一例としては平行板形態があり、その場合、図1のコンデンサ105、110について示すように、2つの電極の間に誘電体が挟まれている。半導体加工技術の使用は、1つりウエハ上に多数のコンデンサを作製することを可能にし、該コンデンサを他の回路と一体化することを可能にする。
図1において、前記可同調BSTコンデンサ105は底部電極115を有し、該底部電極115は、基板120上に形成された金属等の導電層であってよい。強誘電性BST薄膜誘電層125が前記底部電極115と頂部電極130との間に挟まれており、該誘電層125はもう1つの金属層であってよい。前記頂部電極130に対する低抵抗接点を形成するために、付加的な導電層135が設けられてよい。第1の不動態層140は、前記底部電極115と前記誘電層125と前記頂部電極130とを保護する。前記BSTが高い誘電率を有するため、前記頂部電極130はその物理的な寸法が小さいものになることがあり、前記不動態層140が優れたステップカバレッジ(被覆性)を有し小さな限界寸法をパターン形成できるものであることが必要である。半導体加工処理のためには、Si3N4がしばしば使用されるが、SiO2およびAl2O3も使用可能である。第2の不動態層145は、全体構造を保護し、前記BSTコンデンサ105に対する電気的な接触を可能にするための開口150を有する。
前記固定コンデンサ110は底部電極155を有し、該底部電極155は、前記BSTコンデンサ105の底部電極115と同じ導電層であってよい。前記不動態層140は前記固定コンデンサ110のための誘電層として作用し、前記導電層135は前記固定コンデンサ110のための頂部電極として作用する。
しかしながら、前記BSTコンデンサ105の従来の不動態化についての主な欠点は、図1に示すように、前記誘電層125および第1の不動態層140の界面に沿った漏洩通路160の形成である。前記頂部電極130と前記底部電極115との間の該漏洩通路160は、特に制御されない場合、電力効率および信頼性の観点上望ましくない。
従って、前記強誘電性薄膜素子の電極間の強誘電層の界面に沿って形成される前記漏洩通路を減少させ、および/または、制御する必要がある。
本発明の実施の形態は、例えばコンデンサおよび集積抵抗である強誘電性薄膜素子のための不動態化構造および作製方法を提供することによって上記従来の技術が持つ制約を克服するものである。前記不動態化構造は、強誘電性薄膜層および該素子の電極間の不動態層の界面に沿って形成される可能性がある漏洩通路を減少させ、制御することができ、当該素子の長期信頼性および直流で電力消費を改善できる。利点として、前記不動態化構造は既存の作製処理に大きな変更を加えることなしに実現されることができ、ここに記載する処理は、BST処理を典型的な半導体処理と適合可能にする。また、ここに記載する素子および処理の実施の形態は、典型的にはSi3N4である第1の不動態層の厳格な処理公差等の効果を確保できるとともに、特に漏洩通路の誘発等の欠点を減少または除去できる。
開示された本発明の実施の形態の1つの観点によると、強誘電性薄膜素子は、基板に一体的に形成された第1の電極と、前記第1の電極に接した強誘電性薄膜誘電層と、前記誘電層に接した第2の電極とを備えている。第1の不動態層は、前記第1の電極、前記誘電層および前記第2の電極の上に配置されており、前記誘電層における前記第1の電極と前記第2の電極との間の通路に沿った一部分を露出させる開口を含み、該通路が前記誘電層の表面に沿って延びるものである。第2の不動態層は、前記開口を介して前記誘電層に接している。特定の設計上の実施の形態において、前記開口は前記第2の電極の一部分をも露出させ、前記第2の不動態層は前記第2の電極にも接している。
開示された本発明の実施の形態の他の観点によると、強誘電性平行板コンデンサは、第1の電極と、前記第1の電極の一部分の上に配置された誘電層と、前記誘電層の一部分の上に配置された第2の電極とを備えている。第1の不動態層は、前記第1の電極、前記誘電層および前記第2の電極の上に配置されており、前記誘電層における前記第1の電極と前記第2の電極との間の通路に沿った一部分を露出させる開口を含み、該通路が前記誘電層の表面に沿って延びるものである。第2の不動態層は、前記開口を介して前記誘電層に接している。特定の設計上の実施の形態において、前記開口は前記第2の電極の一部分をも露出させ、前記第2の不動態層は、前記第2の電極にも接している。
開示された本発明の実施の形態の他の観点によると、強誘電性平行板コンデンサは、基板に支持される底部電極を形成することによって作製される。強誘電性薄膜誘電層は、前記底部電極の上に形成される。頂部電極は、前記誘電層の上に形成される。第1の不動態層は、前記底部電極、前記誘電層および前記頂部電極の上に形成される。該第1の不動態層における開口は、前記底部電極と前記頂部電極との間における前記誘電層の表面に沿って延びる通路に沿った前記誘電層の一部分を露出させる。第2の不動態層は、前記第1の不動態層の上に形成され、前記開口を介して前記誘電層に接する。特定の設計上の実施の形態において、前記第2の不動態層は、前記底部電極にも接している。
開示された本発明の実施の形態の他の観点によると、強誘電性薄膜抵抗は、基板に一体的に形成された第1の電極と、前記第1の電極に接した強誘電性薄膜層と、前記強誘電性薄膜層に接した第2の電極とを備えている。第1の不動態層は、前記第1の電極、前記強誘電性薄膜層および前記第2の電極の上に配置されており、前記強誘電性薄膜層と前記第1の不動態層との間の界面において抵抗を介して電流が流れる。特定の設計上の実施の形態において、前記第1の不動態層は、強誘電性薄膜層と前記第1の不動態層との間の界面に沿って前記電極間の通路に沿った前記強誘電性薄膜層の一部分を露出させる開口を含み、前記第1の不動態層の上に配置された第2の不動態層は、前記開口を介して前記強誘電性薄膜層に接している。
開示された本発明の実施の形態の様々な観点によると、前記第1の不動態層における開口は、必要に応じて前記強誘電性素子の漏洩通路を遮断するために様々な形状を有することができる。例えば、前記開口は前記素子の活性領域の周囲にリング構造を形成することができ、または、前記開口は前記活性領域を部分的にのみ包囲してよい。具体例として、前記開口は矩形リングであってよい。
特定の設計上の実施の形態において、前記電極のうちの1つまたは2つは白金でよく、前記第1の不動態層は窒化シリコンであってよく、前記第2の不動態層はポリイミドであってよく、前記強誘電性薄膜層は、チタン酸バリウム、チタン酸ストロンチウムまたはこれら2つの合成物であってよい。
この明細書に開示された実施の形態は、添付図面を参照することにより、以下の詳細な説明および添付の請求の範囲から容易に理解されよう。
BSTコンデンサのような強誘電性薄膜素子の作製方法を含む不動態化構造の実施の形態について説明する。該不動態化構造およびその作製方法は、既存の作製処理に最少の変更を必要とするだけである。
平行板コンデンサ
平行板コンデンサ
図2は、本発明の一実施の形態に係る不動態化構造を含むBSTコンデンサ200を示す横断面図である。図1のBSTコンデンサ105と同様に、該BSTコンデンサ200は、基板120に一体的に設けられており、底部電極115と、頂部電極130と、該頂部電極130と底部電極115との間に挟まれたBST薄膜誘電層125とを有する。前記コンデンサの活性領域は、前記頂部電極130と誘電層125と底部電極115との間の重なりによって形成される。付加的な導電層135は、前記頂部電極130に対する低抵抗接点を形成するために設けられている。図1に示すように、第1の不動態層140は、例えばSi3N4であり、前記底部電極115と前記誘電層125と前記頂部電極130とを保護し、第2の不動態層145は、全体構造を保護し、前記BSTコンデンサ200に対する電気的な接触を可能にするための開口150を有する。
しかしながら、前記BSTコンデンサ200の不動態層140は、前記誘電層125および不動態層140の界面において前記頂部電極130と底部電極115との間に形成される可能性がある漏洩通路を遮断するための開口205も有する。図3Aおよび図3Bは、図1のBSTコンデンサ105および図2のBSTコンデンサ200をそれぞれ示す拡大横断面図であり、不動態層140における開口205の機能を示す。図3Aの従来のBSTコンデンサ105に存在する漏洩通路160は、図3BのBSTコンデンサ200における不動態層140の開口205によって遮断される。前記不動態層140等の不動態層におけるほとんどの開口はドライエツチングまたはウェットエッチングによって得られるので、前記誘電層125における前記頂部電極130に近い領域は、前記不動態層140の一部を処理しないままにしておくことによって保護すべきである。しかしながら、前記不動態層140における前記誘電層125の部分またはその近くの部分を除去することによって、前記頂部電極130と前記底部電極115との間における電流の流れを阻止するための開口205を形成することができる。前記誘電層125は前記第2の不動態層145によって覆われており、該第2の不動態層145は、例えば、前記漏洩通路160を誘発することのないポリイミドまたはビスベンゾシクロブテイン(bisbenzocyclobuteneまたはBCB)の層であってよい。
図4は、従来のBST素子および本発明に係るリング状の不動態化構造を含むBSTコンデンサの漏洩対電圧特性を比較する図である。測定されたすべての素子は、同一のウエハから作製された15μm×15μmのBSTコンデンサである。図1のBSTコンデンサ105のような標準的な、すなわち、従来のBST素子は菱形で示されている。図2のBSTコンデンサ200のような本発明に係るBST素子は正方形で示され、"N1_Ring"とラベル付けされており、第1の不動態層(N1)において前記コンデンサを囲むリング状の開口を有する。図4は、本発明の一実施の形態に係る不動態化構造で作製されたBSTコンデンサの漏洩電流を示す。
図5は、本発明の他の実施の形態に係る不動態化構造を含むBSTコンデンサ500を示す横断面図である。該コンデンサ500は、図2のBSTコンデンサ200と同様であり、基板120と、底部電極115と、頂部電極130と、頂部電極130と底部電極115との間に挟まれたBST薄膜誘電層125とを有する。導電層135は、頂部電極130に対する低抵抗接点を形成する。図2に示すように、第1の不動態層140は、例えばSi3N4であり、前記底部電極115と前記誘電層125と前記頂部電極130とを保護する。第2の不動態層145は、前記BSTコンデンサ500を保護し、導電層555によって前記BSTコンデンサ500に対する電気的な接触を可能にするための開口150を有する。第3の不動態層560は、全体構造の上に配置されている。図2に示すように、前記不動態層140は、前記誘電層125および不動態層140の界面において前記頂部電極130と底部電極115との間に形成される可能性がある漏洩通路を遮断するための開口505も有する。しかしながら、前記開口505は、図2の開口205より大きく、前記底部電極115の一部を露出させる。当業者に理解されるように、前記開口205、505は本発明の不動態化構造に可能な様々な形態の一例にすぎない。
図6A _ 図6Hは、本発明に係るBST平行板コンデンサの作製処理の一例を示す上面図および横断面図の対である。これらの図の各々は異なる作製段階を示し、これらの図のシーケンスは全体的な作製処理を示す。これらの図の各々は、作製中のコンデンサの上面図および該上面図に対応するA _ A線横断面図を示す。作製されたコンデンサは、前記図のシーケンスにおける最後の図に示されている。各図における上面図において、現在処理されている層は、前記図のシーケンスにおける最後の図を除き、太線で示されており、前記最後の図では、前記第1の不動態層が太線で示されている。図6A _ 図6Hの処理は図5のBSTコンデンサ500の作製を示しているが、該処理は、図2のBSTコンデンサ200等の他のBSTコンデンサを作製するために使用されてよい。
図6Aにおいて、前記処理は、底部電極115とBST薄膜誘電層125と頂部電極130とからなる層のサンドウィッチ構造を含む基板120から始まる。コスト削減のために、一般的に、高抵抗率シリコン(HRSi)、結晶性サファイア(Al2O3)、窒化アルミニウム(AlN)、水晶およびガラスを含む(しかし、これらに限定されない)耐熱性で廉価な絶縁基板120が好ましい。これらの基板は、高い絶縁破壊電界を有する平滑な強誘電性膜の成長との適合性を実現するために、低い表面粗さを有するよう研磨されるのが好ましい。
前記作製処理の特定の実施の形態において、前記底部電極115は薄い白金膜であり、該白金膜はスパッタリングまたは蒸着によって前記基板120上に堆積されてよい。前記底部電極115用の薄膜は、後段の処理によってその粗さが最小化されるのが好ましい。この実施の形態において、前記頂部電極130も、前記BST薄膜誘電層125上に形成される薄い白金膜であってよい。
前記BST薄膜誘電層125用の適当なBST薄膜材料の例としては、チタン酸バリウム、チタン酸ストロンチウムおよびこれら2つの合成物がある。厳密に言うと、チタン酸バリウムはストロンチウムを含まず、チタン酸ストロンチウムはバリウムを含まないが、便宜上、"BST"という用語が、
この明細書全体を通して、これらの材料のすべてに言及するために使用されている。"チタン酸バリウム", "チタン酸ストロンチウム"および"チタン酸バリウムストロンチウム"という用語が具体的な材料に言及するために使用されている。この明細書全体を通して、"チタン酸バリウム"、チタン酸ストロンチウムおよび/またはチタン酸バリウムストロンチウム"というフレーズを繰り返す必要を回避するために、"BST"という用語があくまでも便宜のために使用されている。該BST材料は、さらに、ある特定の特性を変えるために低濃度の1つまたは複数のドーパントを含んでいてよい。前記BST薄膜誘電層125は、底部電極115の層上に成長または堆積されてよい。
この明細書全体を通して、これらの材料のすべてに言及するために使用されている。"チタン酸バリウム", "チタン酸ストロンチウム"および"チタン酸バリウムストロンチウム"という用語が具体的な材料に言及するために使用されている。この明細書全体を通して、"チタン酸バリウム"、チタン酸ストロンチウムおよび/またはチタン酸バリウムストロンチウム"というフレーズを繰り返す必要を回避するために、"BST"という用語があくまでも便宜のために使用されている。該BST材料は、さらに、ある特定の特性を変えるために低濃度の1つまたは複数のドーパントを含んでいてよい。前記BST薄膜誘電層125は、底部電極115の層上に成長または堆積されてよい。
図6Aに示すように、前記頂部電極130は、標準的なフォトリソグラフィおよびエッチング技術を使用して前記頂部電極の選択された部分を除去し、頂部電極130の横方向形状を形成することによって、前記白金膜に形成される。具体的には、フォトレジストの層が、前記頂部電極層上に堆積され、前記頂部電極130を形成するためにパターン形成される。前記頂部電極層の露出部分が、例えばイオンミリングによって、エッチング除去される。
図6Bにおいて、前記BST薄膜誘電層125は、標準的なエッチング技術を使用してエッチング除去される。該誘電層125は、例えばイオンミリングによって、ウェットエッチングまたはドライエッチングされる。パターン形成されたフォトレジストは、エッチングマスクとして作用する。
図6Cに示すように、その後、前記底部電極115が、標準的なフォトリソグラフィおよび例えばイオンミリングのようなエッチング技術を使用して前記底部電極の選択された部分を除去し、底部電極115の横方向形状を形成することによって、前記白金膜に形成される。
図6Dにおいて、不動態化構造が形成される。この例において、第1の不動態層140用の材料は窒化シリコンSi3N4であり、該窒化シリコンは、標準的なフォトリソグラフィおよび反応性イオンエッチングのようなエッチング技術を使用して、前記構造上に堆積され、エッチングされる。特に、前記Si3N4も、前記誘電層125および不動態層140の界面において前記頂部電極130と底部電極115との間に形成される漏洩通路を遮断するための開口505を形成するようパターン形成される。図6Dの上面図に示すように、この例において、前記開口505は、前記BSTコンデンサの活性領域の周囲に矩形のリングを形成する。しかし、代替例によると、その他の横方向形状も可能である。例えば、前記開口は、完全なリングを形成しなくてもよく、異なる多角形状であってもよい。
図6Eにおいて、前記導電層135は、前記頂部電極130および底部電極115に接するよう形成される。該導電層は、例えば、前記電極130、115に対して低抵抗電気接点を提供する金であってよい。白金製の電極115、130に起因する全体的な抵抗を減少させるためには、前記導電層135を前記BSTコンデンサの活性領域に近接して設けるのが有利である。この例において、前記金は例えばリフトオフ処理を使用してパターン形成され、該リフトオフ処理においては、フォトレジスト層が先ず堆積され、標準的なフォトリソグラフィを使用してパターン形成される。その後、該金は、おそらく接着層の堆積の後、前記フォトレジスト上に堆積される。代案として、前記金は、前記パターン形成されたフォトレジスト層の前に堆積され、BSTまたは白金ではなく金に作用するヨウ素を基礎とする金エッチング液を使用してウェットエッチングされてよい。
図6Fに示すように、その後、前記第2の不動態層145が、堆積され、ドライエッチングされる。該第2の不動態層145は、例えばポリイミドであってよい。特に、前記第2の不動態層145は、前記BST薄膜誘電層125および底部電極115における前記開口505に露出した領域を不動態化する。
図6Gに示すように、その後、前記導電層555が、前記BSTコンデンサに対する接点を提供するために金属配線を構成するよう形成される。この例において、前記導電層555は金であり、該金は電気めっきによって表面に堆積されてよい。必要な場合、前記金は、標準的なフォトリソグラフィおよびウェットエッチングのようなエッチング技術を使用してパターン形成されてよい。
図6Hにおいて、前記第3の不動態層560は、前記BSTコンデンサ500を保護するために前記構造全体上に堆積される。前記第3の不動態層560は、例えばビスベンゾシクロブテイン(BCB)であってよい。上記の処理時において、典型的には、例えば、上記BST処理工程の間に発生した可能性のある損傷を修理することによって前記BST材料の質を向上するために標準的なアニール(焼き戻し)が使用される。該アニールは、前記BST薄膜誘電層125と前記電極115、130との間の界面の質を向上することもできる。
図7は、本発明の他の実施の形態に係る不動態化構造を含むBSTコンデンサ700を示す横断面図である。該BSTコンデンサ700は、図5のBSTコンデンサ500と同様であり、該BSTコンデンサ500のものと同様な層を含み、これらの層は図5と同じ番号が付されている。図5および図7におけるものと同じ番号は共通の層を示し、該層の横方向の形状は図5および図7のものと同じでなくてよい。例えば、図7に示した実施の形態において、前記BST薄膜誘電層125は、前記底部電極115のエッジ765を超えて延びており、基板120の表面の一部に沿って延びている。前記BST薄膜誘電層125のこのような横方向の形状は、前記不動態層140が前記底部電極115のエッジ765に沿って該底部電極115に接触するのを阻止する。これは、前記頂部電極130と底部電極115との間に前記底部電極115のエッジ765に沿って漏洩通路が形成されるのを阻止する。その結果、図7の実施の形態における開口705は、図5の開口505とは異なる横方向形状を有する。特に、前記開口705は、主に、前記不動態層140を残した場合には前記BST薄膜誘電層125の界面に沿って前記頂部電極130と底部電極115との間に漏洩通路が形成されるであろう領域に位置する。図7に示すように、前記開口705は前記導電層135が前記電極115に接する箇所に位置し、その結果、前記BST薄膜誘電層125のエッジは、前記第2の不動態層145および前記導電層135に対して露出される。
図8A _ 図8Hは、本発明に係るBST平行板コンデンサの作製処理のその他の例を示す上面図および横断面図の対である。図6A _ 図6Hと同様に、図の各々は異なる作製段階を示し、これらの図のシーケンスは全体的な作製処理を示す。これらの図の各々は、作製中のコンデンサの上面図および該上面図に対応するA _ A線横断面図を示す。作製されたコンデンサは、前記図のシーケンスにおける最後の図に示されている。各図における上面図において、現在処理されている層は、前記図のシーケンスにおける最後の図を除き、太線で示されており、前記最後の図では、前記第1の不動態層が太線で示されている。図8A _ 図8Hの処理は図7のBSTコンデンサ700の作製を示しているが、該処理は、図5のBSTコンデンサ500等の他のBSTコンデンサを作製するために使用されてよい。
図8Aにおいて、前記処理は基板120から始まり、該基板120は、例えば、高抵抗率シリコン(HR Si)、結晶性サファイア(Al2O3)、窒化アルミニウム(AlN)、水晶、ガラスまたはその他の基板であってよい。これらの基板は、高い絶縁破壊電界を有する平滑な強誘電性膜の成長との適合性を実現するために、低い表面粗さを有するよう研磨されるのが好ましい。前記底部電極115は例えばリフトオフ処理を使用して基板120上に形成され、該リフトオフ処理では、フォトレジストの層が基板120上に堆積され、標準的なフォトリソグラフィを使用してパターン形成される。前記作製処理の一実施の形態において、前記底部電極115は薄い白金膜であり、該白金膜はスパッタリングまたは蒸着によって前記基板120上のフォトレジストリフトオフマスクに堆積されてよい。薄膜は後段の処理によってその粗さが最小化されるのが好ましく、白金はその後のBST処理との適合性を実現する。前記フォトレジストマスクの除去により、パターン形成された底部電極115が基板120上に残される。代案として、前記白金の薄膜は、標準的なフォトリソグラフィおよびエッチング技術を使用して、前記基板120上に堆積された後、前記底部電極115にパターン形成されることができる。
図8Bにおいて、前記BST薄膜誘電層125は、前記底部電極115に堆積され、標準的なエッチング技術を使用してエッチングされる。具体的には、フォトレジスト層が、標準的なフォトリソグラフィを使用して堆積され、パターン形成され、ウェットエッチングマスクとして作用する。上述のごとく、"BST"という用語は、チタン酸バリウム、チタン酸ストロンチウムおよびこれら2つの合成物からなる薄膜誘電体を意味し、該BSTは、ある特定の特性を変えるために低濃度の1つまたは複数のドーパントを含んでいてよい。
図8Cに示すように、前記頂部電極130は、前記BST薄膜誘電層125および底部電極115の上方に重ねて形成される。この実施の形態において、前記頂部電極130は薄い白金膜であってよい。該頂部電極130は、例えば、リフトオフ処理を使用して形成され、該リフトオフ処理では、フォトレジストの層が堆積され、標準的なフォトリソグラフィを使用してパターン形成されてリフトオフマスクとして作用する。その後、例えば蒸着またはスパッタリングによって、導電層が前記リフトオフマスク上に堆積される。前記フォトレジストマスクの除去により、パターン形成された頂部電極130が残される。代案として、前記頂部電極130は、前記パターン形成されたフォトレジスト層の前に導電層が堆積され該導電層の選択された部分がエッチング除去されて該頂部電極130の横方向形状が形成される、標準的なフォトリソグラフィおよびエッチング技術を使用して形成されてよい。
図8Dにおいて、不動態化構造が形成される。この例において、前記第1の不動態層140用の材料は窒化シリコンSi3N4であり、該窒化シリコンは、標準的なフォトリソグラフィおよび反応性イオンエッチングのようなエッチング技術を使用して、前記構造上に堆積され、エッチングされる。特に、前記Si3N4は、前記頂部電極130へのアクセスを可能にする中央開口を形成するようパターン形成される。前記Si3N4も、前記誘電層125および不動態層140の界面において前記頂部電極130と底部電極115との間に形成される漏洩通路を遮断するための開口505を形成するようパターン形成される。図8Dの上面図に示すように、この例において、前記開口705は、前記BSTコンデンサの活性領域の周囲に矩形のリングの3辺、すなわち、矩形に切欠いたU字形状を有する。しかし、代替例によると、その他の横方向形状も可能である。例えば、前記開口は、完全なリング状または異なる多角形状であってもよい。
図8Eにおいて、前記導電層135は、前記頂部電極130および底部電極115に接するよう形成される。該導電層は、例えば、前記電極130、115に対して低抵抗電気接点を提供する金であってよい。白金製の電極115、130に起因する全体的な抵抗を減少させるためには、前記導電層135を前記BSTコンデンサの活性領域に近接して設けるのが有利である。この例において、前記金は例えばリフトオフ処理を使用してエッチングされ、該リフトオフ処理においては、フォトレジスト層が先ず堆積され、標準的なフォトリソグラフィを使用してパターン形成される。その後、該金は、おそらく接着層の堆積の後、前記フォトレジスト上に堆積される。前記フォトレジストの除去により、パターン形成された導電層135が残される。代案として、前記金は、前記パターン形成されたフォトレジスト層の前に堆積され、BSTまたは白金ではなく金に作用するヨウ素を基礎とする金エッチング液を使用してウェットエッチングされてよい。
図8Fに示すように、その後、前記第2の不動態層145が、堆積され、ドライエッチングされる。該第2の不動態層145は、例えばポリイミドであってよい。特に、前記第2の不動態層145は、前記BST薄膜誘電層125および底部電極115における前記開口705に露出した領域を不動態化する。
図8Gに示すように、その後、前記導電層555が、前記BSTコンデンサに対する接点を提供するために金属配線を構成するよう形成される。この例において、前記導電層555は金であり、該金は電気めっきによって表面に堆積されてよい。必要な場合、前記金は、標準的なフォトリソグラフィおよびウェットエッチングのようなエッチング技術を使用してパターン形成されてよい。
図8Hにおいて、前記第3の不動態層560は、前記BSTコンデンサ700を保護するために前記構造全体上に堆積される。前記第3の不動態層560は、例えばBCBの層であってよい。上記の処理時において、典型的には、例えば、上記BST処理工程の間に発生した可能性のある損傷を修理することによって前記BST材料の質を向上するために標準的なアニール(焼き戻し)が使用される。該アニールは、前記BST薄膜誘電層125と前記電極115、130との間の界面の質を向上することもできる。
平行板BSTコンデンサに関する実施の形態を詳述してきたが、他の実施の形態も可能であることが明らかであろう。特に、図2 _ 図8のコンデンサは、前記電極115、130、誘電層125および第1の不動態層140における開口205、505、705の特定の形状とともに示されている。しかしながら、図示した前記特定の形状は必須ではないので、本発明を限定するものではない。図は、前記誘電層125および不動態層140の界面において前記頂部電極130と底部電極115との間に形成される漏洩通路を遮断するための不動態化構造を示すために使用されている。様々な形状とすることができる同様な不動態化構造が、様々な形状の平行板コンデンサに適用可能である。例えば、基本的に基板上のコンデンサの構造を上下逆にすることによって、前記頂部電極および底部電極の形状を逆にしてよい。他の例として、前記構造の形状を、例えば、円形、半円形または蛇行状のような湾曲状とすることができる。さらに他の例として、上述した原理はコンデンサのアレイに適用可能である。特に、最後の例として、前記不動態層における開口の形状は、例えば、前記活性領域の周囲の完全なリング状、部分的なリング状、矩形リング状、他の多角リング状、円形リング状等の様々な形状とすることができる。
さらに、図は前記コンデンサの最も発明に関係のある構造を示しているが、これはその他の構造または層が存在しないということを意味するものではない。例えば、図示したものの間に位置する付加的な層が、該当従来技術に従う様々な目的に使用されてよい。それらの層の例としては、接着を強固にするための層、拡散障壁を提供するための層、または、ショットキー障壁の高さを高めるための層がある。他の例として、前記底部電極115は、常に、前記基板120によって直接的に支持されたものとして示された。しかし、これは便宜的なものであり、前記底部電極115と前記基板120との間に他の層または構造体が設けられてよい。さらに、各前記層115、125、130は、単一の材料層として示されたが、1または複数種類の材料を含んでいてもよい。
さらに、本発明の作製処理は、上述した処理技術のすべてを使用する必要はなく、それらの技術のいくつかのみを使用することができる。同様に、1つの図シーケンスに示された技術は、他の図シーケンスに示された技術と組み合わせされてもよい。例えば、ある特定のステップは、選択されたウェットエッチングを使用して構造体の横方向の形状を形成してよい。他の実施の形態において、リフトオフ処理、ドライエッチングまたは他の標準的な処理が代替的に使用されてもよい。
集積抵抗
集積抵抗
図9Aは、本発明の他の実施の形態に係る不動態化構造から生成される集積抵抗975(抵抗記号が重ねて示されている)を含むBSTコンデンサ900の上面図および横断面図の対である。この図は、上面図と、これに対応するA _ A線横断面図を示す。BSTコンデンサ900は、図7のBSTコンデンサ700と同様なものであり、図7と同様な番号が付された同様な層を有する。図7および図9Aの同じ番号は共通の層を示すが、該層の横方向の構成は図7と図9Aとでは同じではない。例えば、図9Aに示した実施の形態の横断面図において、第1の不動態層140の一部が誘電層125に接触して、頂部電極130から底部電極115にかけて前記層125、130の間の界面に沿って漏洩通路を発生するので、集積抵抗975が形成されている。
第1の不動態層140を貫通する開口905Aおよび905Bは、図7の開口705と機能的に同様なものであり、図9Aの上面図のみに現れている。該開口905A、905Bは、第2の不動態層145が誘電層125に接触することを可能にすることによって、前記層125、140の間の界面に沿う漏洩通路を遮断する。前記開口905A、905Bは、前記漏洩通路に直接影響する。当業者に理解されるように、図9Aにおける開口905Aおよび905Bのサイズ、形状および数は例示的なものにすぎず、集積抵抗975について多様な値を実現するよう変更可能である。
図9Bは、図9AのBSTコンデンサ900を模擬した回路図980である。該回路図980は、集積抵抗975と並列に接続されたBSTコンデンサ900を示している。該BSTコンデンサ900および集積抵抗975は、図8A _ 図8Hに示したような処理を使用して製作可能である。
図10Aおよび図10Bは、本発明の実施の形態に係る不動態化構造を使用して形成された集積抵抗1000A、1000Bの一例を示す上面図および横断面図の対である。各図は、上面図と、これに対応するA _ A線横断面図を示す。前記集積抵抗1000A、1000Bは、図5のBSTコンデンサ500のものと同様な多数の層を含み、これらの層は図5と同じ番号が付されている。図5、図10Aおよび図10Bにおけるものと同じ番号は共通の層を示すが、該層の横方向の構成は図5、図10Aおよび図10Bのものと同じでなくてよい。前記集積抵抗1000A、1000Bは、例えば、図8A _ 図8Hに示されたものと同様な処理を使用して作製されてよい。
前記集積抵抗1000A、1000Bは電極115A、115Bの間に形成され、該電極115A、115Bは図5の底部電極115と同じ材料で形成されている。上に重ねて記された抵抗チェーン記号で示すように、前記集積抵抗1000A、1000Bは前記誘電層125と前記第1の不動態層140との間の界面に形成されている。前記集積抵抗1000A、1000Bの値は、前記界面のそれぞれの面積によって決まる。図10Aの集積抵抗1000Aの場合、前記上面図で示すように、前記界面の面積は、前記第1の不動態層140の最内方の正方形に関係する。図10Bの集積抵抗1000Bの場合、第2の不動態層145が誘電層125に接触することを可能にし、これにより、前記誘電層125と前記電極115A、115B間の第1の不動態層140との間の界面に沿った漏洩通路を遮断する開口1005を第1の不動態層140に形成することによって、前記界面の面積が修正されている。当業者に理解されるように、前記集積抵抗1000A、1000Bからなる層の構成は例示的なものにすぎず、前記第1の不動態層140の横方向形状および第1の不動態層140を貫通する開口1005のサイズおよび形状を変更することによって、多様な集積抵抗が作製されてよい。
ギャップコンデンサ
ギャップコンデンサ
図11Aは、従来の不動態化方式を含む半導体加工技術を使用して作製された従来のBSTギャップコンデンサ1100Aの横断面図である。前記BSTギャップコンデンサ1100Aは、図2、図5および図7のBSTコンデンサ200、500、700と同様ないくつかの層を含んでいる。これらの層は図2、図5および図7と同じ番号が付されている。図2、図5および図7におけるものと同じ番号は共通の層を示すが、前記BSTギャップコンデンサ1100Aの物理的構造は図2、図5および図7の平行板BSTコンデンサ200、500、700と同じではない。
特に、前記BSTギャップコンデンサ1100Aは、ブランケットBST薄膜誘電層125を含んでいる。上述したように、前記BST薄膜誘電層125は、チタン酸バリウム、チタン酸ストロンチウムおよびこれら2つの合成物を含んでいてよい。第1の電極1115および第2の電極1130は、例えば白金である同一の導電材料で形成されている。第1の不動態層140は、例えばSi3N4であり、前記第1の電極1115、誘電層125および第2の電極1130の上に設けられて、これらを保護する。付加的な導電層135は、前記電極130、115に対する低抵抗接点を形成する。第2の不動態層145は、全体構造を保護するものであり、前記BSTギャップコンデンサ1100Aに対する電気的接触を可能にする開口を有する。
図1の従来の平行板BSTコンデンサ105と同様に、該BSTギャップコンデンサ1100Aの従来の不動態化についての主な欠点は、図11Aに示すように、前記誘電層125および第1の不動態層140の界面に沿った漏洩通路160の形成である。前記第1の電極1115と前記第2の電極1130との間の該漏洩通路160は、特に制御されない場合、電力効率および信頼性の観点上望ましくない。
図11Bは、本発明の一実施の形態に係る不動態化構造を含むBSTギャップコンデンサ1100Bを示す横断面図である。図11Aおよび図11Bにおける同じ参照数字は同様な構造を示す。しかしながら、BSTギャップコンデンサ1100Bもまた、第1の不動態層140に図11Aの漏洩通路160を遮断するよう作用する開口1105を有する。
図12A _ 図12Dは、図11Bの本発明に係るBSTギャップコンデンサ1100Bの作製処理の一実施の形態を示す上面図および横断面図の対である。図6A _ 図6Hと同様に、図の各々は異なる作製段階を示し、これらの図のシーケンスは全体的な作製処理を示す。これらの図の各々は、作製中のコンデンサの上面図および該上面図に対応するA _ A線横断面図を示す。作製されたコンデンサは、前記図のシーケンスにおける最後の図に示されている。各図における上面図において、現在処理されている層は、太線で示されている。
図12Aにおいて、前記処理は基板120から始まり、該基板120は、例えば、高抵抗率シリコン(HR Si)、結晶性サファイア(Al2O3)、窒化アルミニウム(AlN)、水晶、ガラスまたはその他の基板であってよい。これらの基板は、高い絶縁破壊電界を有する平滑な強誘電性膜の成長との適合性を実現するために、低い表面粗さを有するよう研磨されるのが好ましい。ブランケットBST薄膜誘電層125は、基板120上に成長または堆積される。上述のごとく、"BST"という用語は、チタン酸バリウム、チタン酸ストロンチウムおよびこれら2つの合成物からなる薄膜誘電体を意味し、該BSTは、ある特定の特性を変えるために低濃度の1つまたは複数のドーパントを含んでいてよい。
さらに図12Aに示すように、前記電極は、標準的なフォトリソグラフィおよびエッチング技術を使用して導電層の選択された部分を除去し、前記電極1115、1130の横方向形状を形成することによって、例えば白金であってよい前記導電に形成される。具体的には、フォトレジストの層が、前記導電層の露出部分が、例えばイオンミリングによって、エッチング除去される。
図12Bにおいて、不動態化構造が形成される。この例において、前記第1の不動態層140用の材料は窒化シリコンSi3N4であり、該窒化シリコンは、標準的なフォトリソグラフィおよび反応性イオンエッチングのようなエッチング技術を使用して、前記構造上に堆積され、エッチングされる。特に、前記Si3N4は、前記電極1115、1130へのアクセスを可能にする開口を形成するようパターン形成される。前記Si3N4層も、前記誘電層125および不動態層140の界面において前記電極1115と電極1130との間に形成される漏洩通路を遮断するための開口1105を形成するようパターン形成される。図12Bの上面図に示すように、この例において、前記開口1105は、前記ギャップコンデンサの活性領域上に矩形を形成する。しかし、代替例によると、その他の横方向形状も可能である。
図12Cにおいて、前記導電層135は、前記電極1115、1130に接するよう形成される。該導電層は、例えば、前記電極1115、1130に対して低抵抗電気接点を提供する金であってよい。この例において、前記金は例えばリフトオフ処理を使用してエッチングされ、該リフトオフ処理においては、フォトレジスト層が先ず堆積され、標準的なフォトリソグラフィを使用してパターン形成される。その後、該金は、おそらく接着層の堆積の後、前記フォトレジスト上に堆積される。前記フォトレジストの除去により、パターン形成された導電層135が残される。代案として、前記金は、前記パターン形成されたフォトレジスト層の前に堆積され、BSTまたは白金ではなく金に作用するヨウ素を基礎とする金エッチング液を使用してウェットエッチングされてよい。
図12Dに示すように、その後、前記第2の不動態層145が、堆積され、ドライエッチングされる。前記導電層135に接するよう開口150が形成されてよい。該第2の不動態層145は、例えばポリイミドであってよい。特に、前記第2の不動態層145は、前記誘電層125における前記開口1105に露出した領域を不動態化することによって、前記誘電層125および不動態層140の界面において前記電極1115と電極1130との間に形成されるおそれのある漏洩通路を遮断する。
図11Bの前記ギャップコンデンサ1100Bをかなり詳しく説明したが、その他の実施の形態も可能であることが、当業者にとって明白であろう。例えば、ブランケットBST層の代わりに、前記電極1115、1130の金属が部分的に誘電層125上に配置され、部分的に基板120上に配置された状態に前記BST製の島状部が形成されてよい。さらに、図11Bのギャツプコンデンサ1100Bは前記電極1115、1130、誘電層125および第1の不動態層140における開口1105の特定の形状とともに示されている。しかしながら、図示した前記特定の形状は必須ではないので、本発明を限定するものではない。図は、前記誘電層125および不動態層140の界面において前記頂部電極1115と底部電極1130との間に形成される漏洩通路を遮断するための不動態化構造を示すために使用されている。様々な表面形状とすることができる同様な不動態化構造が、様々な形状のギャップコンデンサに適用可能である。
この明細書の詳細な説明には多くの詳細が含まれているが、これらは、本発明の範囲を限定するものではなく、本発明のさまざま異なる構成例および特徴を例示するものであるものとして解釈されたい。本発明の範囲には、ここに詳述されていない他の実施の形態も含むことが理解されたい。当業者に明白なその他の様々な変更、変形が、添付請求項に記載された本発明の精神および範囲を逸脱することなく、ここに開示された本発明の方法および装置の構成、作用およびその他の詳細になされてよい。故に、本発明の範囲は、添付請求項およびそれらの法律的な均等物によって決定されるべきである。
120 基板
115 底部電極
130 頂部電極
115A、115B 電極
125 BST薄膜誘電層
135, 555 導電層
140 第1の不動態層
145 第2の不動態層
150, 205, 505, 705, 905A, 905B, 1005, 1105 開口
200, 500, 700, 900, 1100A, 1100B コンデンサ
975, 1000A, 1000B 集積抵抗
1115 第1の電極
1130 第2の電極
115 底部電極
130 頂部電極
115A、115B 電極
125 BST薄膜誘電層
135, 555 導電層
140 第1の不動態層
145 第2の不動態層
150, 205, 505, 705, 905A, 905B, 1005, 1105 開口
200, 500, 700, 900, 1100A, 1100B コンデンサ
975, 1000A, 1000B 集積抵抗
1115 第1の電極
1130 第2の電極
Claims (48)
- 基板と、
前記基板に一体的に形成された第１の電極と、
前記第１の電極に接した強誘電性薄膜誘電層と、
前記誘電層に接した第２の電極と、
前記第１の電極、前記誘電層および前記第２の電極の上に配置された第１の不動態層であって、前記第１の電極と前記第２の電極との間で前記誘電層の表面に沿って延びる通路に沿う該誘電層の一部分を露出させる開口を備える前記第１の不動態層と、
前記開口を介して前記誘電層に接した第２の不動態層と、
を具備した強誘電性薄膜素子。 - 前記強誘電性薄膜誘電層が、チタン酸バリウム(BT)、チタン酸ストロンチウム(ST)およびチタン酸バリウムストロンチウム(BST)からからなる一群の材料から選択された少なくとも1つの材料からなる請求項1に記載の強誘電性薄膜素子。
- 前記第1の不動態層が、窒化シリコンからなる請求項1に記載の強誘電性薄膜素子。
- 前記第1の不動態層が、二酸化シリコンまたは酸化アルミニウムからなる請求項1に記載の強誘電性薄膜素子。
- 前記第2の不動態層が、ポリイミドまたはビスベンゾシクロブテインからなる請求項1に記載の強誘電性薄膜素子。
- 前記第1の電極が、白金からなる請求項1に記載の強誘電性薄膜素子。
- 前記第2の電極が、白金からなる請求項1に記載の強誘電性薄膜素子。
- 前記素子が、コンデンサからなる請求項1に記載の強誘電性薄膜素子。
- 前記開口が、前記素子の活性領域を包囲したリングである請求項8に記載の強誘電性薄膜素子。
- 前記リングの形状が、矩形である請求項9に記載の強誘電性薄膜素子。
- 前記開口が、前記素子の活性領域を部分的に包囲している請求項8に記載の強誘電性薄膜素子。
- 前記開口が、前記第2の電極の一部分も露出させている請求項8に記載の強誘電性薄膜素子。
- 前記第2の不動態層が、前記開口を介して露出した前記第2の電極にも接している請求項12に記載の強誘電性薄膜素子。
- 前記コンデンサは、前記第1の電極と前記第2の電極との間に前記強誘電性薄膜素子が挟まれた平行板コンデンサからなる請求項8に記載の強誘電性薄膜素子。
- 前記素子は、抵抗を備え、該抵抗を介した電流が、主に前記誘電層と前記第1の不動態層との間の界面を流れる請求項1に記載の強誘電性薄膜素子。
- 前記素子は、集積抵抗と並列接続されたコンデンサからなり、該抵抗を介した電流が、主に前記誘電層と前記第1の不動態層との間の界面を流れる請求項1に記載の強誘電性薄膜素子。
- 第１の電極と、
前記第１の電極の一部分の上に配置された誘電層と、
前記誘電層の一部分の上に配置された第２の電極と、
前記第１の電極、前記誘電層および前記第２の電極の上に配置された第１の不動態層であって、前記第１の電極と前記第２の電極との間で前記誘電層の表面に沿って延びる通路に沿う該誘電層の一部分を露出させる開口を備える前記第１の不動態層と、
前記開口を介して前記誘電層に接した第２の不動態層と、
を具備した強誘電性平行板コンデンサ。 - 前記誘電層が、チタン酸バリウム(BT)、チタン酸ストロンチウム(ST)およびチタン酸バリウムストロンチウム(BST)からからなる一群の材料から選択された少なくとも1つの材料からなる請求項17に記載のコンデンサ。
- 前記誘電層が、窒化シリコンからなる請求項17に記載のコンデンサ。
- 前記第1の不動態層が、二酸化シリコンまたは酸化アルミニウムからなる請求項17に記載のコンデンサ。
- 前記第2の不動態層が、ポリイミドまたはビスベンゾシクロブテインからなる請求項17に記載のコンデンサ。
- 前記第1の電極が、白金からなる請求項17に記載のコンデンサ。
- 前記第2の電極が、白金からなる請求項17に記載のコンデンサ。
- 前記開口が、前記素子の活性領域を包囲したリングである請求項17に記載のコンデンサ。
- 前記リングの形状が、矩形である請求項24に記載のコンデンサ。
- 前記開口が、前記素子の活性領域を部分的に包囲している請求項17に記載のコンデンサ。
- 前記開口が、前記第2の電極の一部分も露出させている請求項17に記載のコンデンサ。
- 前記第2の不動態層が、前記開口を介して露出した前記第2の電極にも接している請求項27に記載のコンデンサ。
- 基板に支持される底部電極を形成するステップと、
前記底部電極の上に強誘電性薄膜誘電層を形成するステップと、
前記誘電層の上に頂部電極を形成するステップと、
前記底部電極、前記誘電層および前記頂部電極の上に第１の不動態層を形成するステップであって、該第１の不動態層が、前記第１の電極と前記第２の電極との間で前記誘電層の表面に沿って延びる通路に沿う該誘電層の一部分を露出させる開口を備えるように、該第１の不動態層を形成する前記ステップと、
前記第１の不動態層の上に、前記開口を介して前記誘電層に接する第２の不動態層を形成するステップと、
からなる強誘電性平行板コンデンサを製作する方法。 - 前記第2の不動態層が、前記開口を介して前記底部電極にも接する請求項29に記載の方法。
- 前記第1の不動態層を形成するステップが、
前記基板の上に第1の不動態化材料を堆積させるステップと、
前記第1の不動態化材料の上にエッチングマスクを堆積させるステップであって、該エッチングマスクは、前記開口を含む前記第1の不動態層の横方向形状を規定するものと、
前記第1の不動態化材料の一部分を除去し、これにより、前記開口を介して前記誘電層の一部分を露出させるステップと、
を含む請求項29に記載の方法。 - 前記第1の不動態化材料の一部分を除去するステップが、前記開口を介して前記底部電極の一部分を露出させることを含む請求項31に記載の方法。
- 前記第2の不動態層が、前記開口を介して前記底部電極にも接する請求項32に記載の方法。
- 前記第1の不動態層が、基本的に窒化シリコンからなる請求項29に記載の方法。
- 前記第1の不動態層が、基本的に二酸化シリコンまたは酸化アルミニウムからなる請求項29に記載の方法。
- 前記第2の不動態層が、基本的にポリイミドまたはビスベンゾシクロブテインからなる請求項29に記載の方法。
- 前記底部電極が、白金からなる請求項29に記載の方法。
- 前記強誘電性薄膜誘電層が、チタン酸バリウム(BT)、チタン酸ストロンチウム(ST)およびチタン酸バリウムストロンチウム(BST)からからなる一群の材料から選択された少なくとも1つの材料からなる請求項29に記載の方法。
- 前記開口が、前記コンデンサの活性領域を包囲したリングである請求項29に記載の方法。
- 前記リングの形状が、矩形である請求項39に記載の方法。
- 前記開口が、前記コンデンサの活性領域を部分的に包囲している請求項29に記載の方法。
- 基板と、
前記基板に一体的に形成された第１の電極と、
前記第１の電極に接した強誘電性薄膜層と、
前記強誘電性薄膜層に接した第２の電極と、
前記第１の電極、前記強誘電性薄膜層および前記第２の電極の上に配置された第１の不動態層であって、前記強誘電性薄膜層と前記第１の不動態層との間の界面において抵抗を介して電流が流れる部分と、前記第１の電極と前記第２の電極との間で前記強誘電性薄膜層の表面に沿って延びる通路に沿う該強誘電性薄膜層の一部分を露出させる開口を備える部分とを含む前記第１の不動態層と
を具備した強誘電性薄膜抵抗。 - 前記強誘電性薄膜層が、チタン酸バリウム(BT)、チタン酸ストロンチウム(ST)およびチタン酸バリウムストロンチウム(BST)からからなる一群の材料から選択された少なくとも1つの材料からなる請求項42に記載の抵抗。
- 前記第1の不動態層が、窒化シリコンからなる請求項42に記載の抵抗。
- 前記第1の不動態層が、二酸化シリコンまたは酸化アルミニウムからなる請求項42に記載の抵抗。
- 前記第1の不動態層が、白金からなる請求項42に記載の抵抗。
- 前記第1の不動態層が、該強誘電性薄膜層における前記第1の電極と前記第2の電極との間の通路に沿った一部分を露出させる開口を含み、該通路が前記強誘電性薄膜層と前記第1の不動態層との間の界面に沿って延びる請求項42に記載の抵抗。
- 前記第1の不動態層の上に第2の不動態層をさらに備え、該第2の不動態層が前記開口を介して前記強誘電性薄膜層に接している請求項47に記載の抵抗。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US71975905P | 2005-09-22 | 2005-09-22 | |
| US60/719,759 | 2005-09-22 | ||
| US11/470,950 | 2006-09-07 | ||
| US11/470,950 US7304339B2 (en) | 2005-09-22 | 2006-09-07 | Passivation structure for ferroelectric thin-film devices |
| PCT/US2006/035452 WO2007037976A2 (en) | 2005-09-22 | 2006-09-12 | Passivation structure for ferroelectric thin-film devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009509355A JP2009509355A (ja) | 2009-03-05 |
| JP5069241B2 true JP5069241B2 (ja) | 2012-11-07 |
Family
ID=37884714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008532274A Expired - Fee Related JP5069241B2 (ja) | 2005-09-22 | 2006-09-12 | 強誘電性薄膜素子用の不動態化構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7304339B2 (ja) |
| EP (1) | EP1935033A4 (ja) |
| JP (1) | JP5069241B2 (ja) |
| KR (3) | KR20080052669A (ja) |
| WO (1) | WO2007037976A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065386A1 (fr) * | 2002-01-28 | 2003-08-07 | Nippon Sheet Glass Company, Limited | Procede permettant de former un film conducteur transparent, ledit film conducteur transparent, substrat de verre comportant ledit film conducteur transparent et unite de transduction photoelectrique comprenant ledit substrat de verre |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5514437B2 (ja) * | 2007-12-28 | 2014-06-04 | 三菱マテリアル株式会社 | 誘電体薄膜の製造方法。 |
| US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
| US9548377B2 (en) * | 2013-09-16 | 2017-01-17 | Texas Instruments Incorporated | Thermal treatment for reducing transistor performance variation in ferroelectric memories |
| US9263577B2 (en) | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
| US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
| US9866148B2 (en) * | 2014-10-05 | 2018-01-09 | C-Motive Technologies Inc. | Electrostatic machine system and method of operation |
| US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
| US9305929B1 (en) | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
| US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
| US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| JP6717520B2 (ja) * | 2016-07-05 | 2020-07-01 | 住友電工デバイス・イノベーション株式会社 | コンデンサの製造方法 |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| JP6880451B2 (ja) * | 2017-08-07 | 2021-06-02 | 住友電工デバイス・イノベーション株式会社 | キャパシタ構造の作製方法 |
| EP3760766B1 (en) | 2019-07-03 | 2022-03-09 | SiCrystal GmbH | System for efficient manufacturing of a plurality of high-quality semiconductor single crystals, and method of manufacturing same |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
| US20210234476A1 (en) | 2020-01-03 | 2021-07-29 | C-Motive Technologies, Inc. | Electrostatic motor |
| WO2022239717A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2802171A (en) | 1955-11-10 | 1957-08-06 | Mc Graw Edison Co | Arrangement for switching capacitors |
| US3562637A (en) | 1969-07-07 | 1971-02-09 | Us Army | Low voltage dc control of voltage-variable capacitors |
| US5273609A (en) | 1990-09-12 | 1993-12-28 | Texas Instruments Incorporated | Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment |
| US5739579A (en) | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5489548A (en) | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| EP0772246B1 (en) | 1995-10-31 | 2005-10-12 | STMicroelectronics S.r.l. | Manufacturing process for high capacity capacitor |
| DE19546237A1 (de) | 1995-12-12 | 1997-06-19 | Philips Patentverwaltung | Vielschichtkondensator mit Dielektrikum aus modifiziertem Bariumstrontiumtitanat |
| JPH09205181A (ja) | 1996-01-26 | 1997-08-05 | Nec Corp | 半導体装置 |
| US5593914A (en) | 1996-03-19 | 1997-01-14 | Radiant Technologies, Inc. | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces |
| US6077737A (en) | 1998-06-02 | 2000-06-20 | Mosel Vitelic, Inc. | Method for forming a DRAM having improved capacitor dielectric layers |
| KR100292819B1 (ko) * | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| KR100293720B1 (ko) | 1998-10-01 | 2001-07-12 | 박종섭 | 반도체 소자의 캐패시터 형성 방법 |
| DE19854418C2 (de) * | 1998-11-25 | 2002-04-25 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung |
| SG79292A1 (en) | 1998-12-11 | 2001-03-20 | Hitachi Ltd | Semiconductor integrated circuit and its manufacturing method |
| IT1308465B1 (it) | 1999-04-30 | 2001-12-17 | St Microelectronics Srl | Struttura di cella di memoriadi tipo impilato, in particolare cellaferroelettrica |
| TW425711B (en) | 1999-11-26 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method for capacitor |
| DE19963500C2 (de) | 1999-12-28 | 2002-10-02 | Infineon Technologies Ag | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht |
| US6383858B1 (en) | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
| US6452776B1 (en) | 2000-04-06 | 2002-09-17 | Intel Corporation | Capacitor with defect isolation and bypass |
| DE10021867A1 (de) | 2000-05-05 | 2001-11-15 | Infineon Technologies Ag | Spannungsgesteuerte Kapazität |
| US6344964B1 (en) * | 2000-07-14 | 2002-02-05 | International Business Machines Corporation | Capacitor having sidewall spacer protecting the dielectric layer |
| DE10041685C2 (de) * | 2000-08-24 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
| US6377440B1 (en) | 2000-09-12 | 2002-04-23 | Paratek Microwave, Inc. | Dielectric varactors with offset two-layer electrodes |
| JP2002184946A (ja) | 2000-12-11 | 2002-06-28 | Murata Mfg Co Ltd | Ｍｉｍキャパシタおよびその製造方法 |
| US6690251B2 (en) | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
| US6717193B2 (en) | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| US20040259316A1 (en) | 2001-12-05 | 2004-12-23 | Baki Acikel | Fabrication of parallel plate capacitors using BST thin films |
| US6683341B1 (en) | 2001-12-05 | 2004-01-27 | Agile Materials & Technologies, Inc. | Voltage-variable capacitor with increased current conducting perimeter |
| US6842327B1 (en) | 2003-08-05 | 2005-01-11 | Impinj, Inc. | High-voltage CMOS-compatible capacitors |
| US7180141B2 (en) * | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
-
2006
- 2006-09-07 US US11/470,950 patent/US7304339B2/en active Active
- 2006-09-12 KR KR1020087009249A patent/KR20080052669A/ko not_active Application Discontinuation
- 2006-09-12 WO PCT/US2006/035452 patent/WO2007037976A2/en active Application Filing
- 2006-09-12 KR KR1020107008524A patent/KR20100063801A/ko not_active Application Discontinuation
- 2006-09-12 KR KR1020107008525A patent/KR20100063802A/ko not_active Application Discontinuation
- 2006-09-12 JP JP2008532274A patent/JP5069241B2/ja not_active Expired - Fee Related
- 2006-09-12 EP EP06803414A patent/EP1935033A4/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065386A1 (fr) * | 2002-01-28 | 2003-08-07 | Nippon Sheet Glass Company, Limited | Procede permettant de former un film conducteur transparent, ledit film conducteur transparent, substrat de verre comportant ledit film conducteur transparent et unite de transduction photoelectrique comprenant ledit substrat de verre |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007037976A2 (en) | 2007-04-05 |
| US20070065994A1 (en) | 2007-03-22 |
| WO2007037976A3 (en) | 2008-01-03 |
| JP2009509355A (ja) | 2009-03-05 |
| KR20100063802A (ko) | 2010-06-11 |
| US7304339B2 (en) | 2007-12-04 |
| KR20080052669A (ko) | 2008-06-11 |
| EP1935033A4 (en) | 2010-05-19 |
| EP1935033A2 (en) | 2008-06-25 |
| KR20100063801A (ko) | 2010-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5069241B2 (ja) | 強誘電性薄膜素子用の不動態化構造 | |
| US7851806B2 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| JP5572290B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100953784B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101201972B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JP2010283326A (ja) | アレイ基板及びこれの製造方法 | |
| KR20010072659A (ko) | 반도체 부품 제조 방법 | |
| KR100229611B1 (ko) | 액정표시장치의 제조방법 | |
| CN112071867A (zh) | 主动开关阵列基板、薄膜晶体管阵列基板的制造方法 | |
| KR100606449B1 (ko) | 액정표시소자 제조방법 | |
| US6037611A (en) | Thin film transistor and its fabrication | |
| KR100345516B1 (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| US8551854B2 (en) | Method of manufacturing a semiconductor device | |
| KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US11574880B2 (en) | Electronic device with an integral filtering component | |
| CN100578821C (zh) | 铁电薄膜装置及其制造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2006285163A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH06112485A (ja) | 薄膜トランジスタアレイ | |
| JP2000035592A (ja) | 液晶表示装置 | |
| KR100629686B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09186334A (ja) | トランジスタアレイの製造方法 | |
| KR100423532B1 (ko) | 반도체 소자의 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120224 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5069241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |