JPH07202425A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH07202425A
JPH07202425A JP33513793A JP33513793A JPH07202425A JP H07202425 A JPH07202425 A JP H07202425A JP 33513793 A JP33513793 A JP 33513793A JP 33513793 A JP33513793 A JP 33513793A JP H07202425 A JPH07202425 A JP H07202425A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring board
alignment
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33513793A
Other languages
English (en)
Inventor
Yasuo Miura
康男 三浦
Yasuko Tachibana
康子 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP33513793A priority Critical patent/JPH07202425A/ja
Publication of JPH07202425A publication Critical patent/JPH07202425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【構成】基板上の少なくとも片面に下地層が形成され、
該下地層上に導体層と絶縁層とが交互にそれぞれ2層以
上形成された多層配線基板の製造方法において、導体層
と絶縁層各層を形成するのに必要なアライメントマーク
を前記下地層上にすべて(n個,n≧2)形成し、導体
層と絶縁層各層を形成する際、少なくとも一つの層で該
アライメントマークのうちの(n−1)個以下を使用す
ることを特徴とする多層配線基板の製造方法。 【効果】積層の際の位置合わせ(アライメント)が容易
かつ正確にできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上に導体層と絶縁
層を交互に層状に形成した多層配線基板の製造方法に関
するものであり、さらに詳しくは、積層の際の位置合わ
せ(アライメント)を容易にかつ正確に行なえるよう工
夫した多層配線基板の製造方法に関するものである。
【0002】
【従来の技術】近年、超LSIの進歩は目覚ましく、高
集積化、高速化は止まることを知らない。これに伴いL
SIを搭載する基板も、高密度化が要求され、多層化が
進んでいる。
【0003】従来、多層配線基板作製のためのアライメ
ントの方法としては、一層ごとに次の層のためのアライ
メントマークを形成する方法、すなわち、一つ前の層
(導体層または絶縁層)のアライメントマークに、次に
作製する層のパターン化に使用するマスクのアライメン
トマークを合わせる方法が一般的に用いられている。し
かしながら、このアライメントの方法では層を積層する
に従って、同一箇所に多数のアライメントマークが形成
され、下層が透けて見える場合にはアライメントすべき
マークを識別するのが困難となる。また、導体層、絶縁
層を作製する際のエッチング時や現像時に、正確なサイ
ズのアライメントマークを形成するのは困難であり、正
確なアライメントが困難である。
【0004】
【発明が解決しようとする課題】本発明は、かかる従来
技術の諸欠点に鑑み創案されたもので、その目的とする
ところは、積層の際の位置合わせ(アライメント)を容
易にかつ正確に行なうことのできる多層配線基板の製造
方法を提供することにある。
【0005】
【課題を解決するための手段】かかる本発明の目的は、
基板上の少なくとも片面に下地層が形成され、該下地層
上に導体層と絶縁層とが交互にそれぞれ2層以上形成さ
れた多層配線基板の製造方法において、導体層と絶縁層
各層を形成するのに必要なアライメントマークを前記下
地層上にすべて(n個,n≧2)形成し、導体層と絶縁
層各層を形成する際、少なくとも一つの層で該アライメ
ントマークのうちの(n−1)個以下を使用することを
特徴とする多層配線基板の製造方法により達成される。
【0006】基板としては、アルミナセラミックス、金
属粉末の入ったペーストを所定のコンタクトホールの形
成されたアルミナグリーンシート上に印刷し、これを必
要枚数重ねてプレス焼結した多層セラミックス基板、シ
リコーンウエハ、窒化アルミ、Al、Cu板に絶縁層を
形成したものなどが例としてあげられる。これらの中で
は、シリコーンウエハが一般的である。
【0007】基板上に形成される下地層は、絶縁するた
めあるいはアライメントマークを形成するために形成さ
れる。基板がシリコーンウエハのときは無機膜が一般的
であり、基板がセラミックのときは金属膜が一般的であ
る。無機膜としてはSiO2、Si3 4 、PSG膜等
が例としてあげられるが、SiO2 膜が特に好ましい。
金属膜としては、Cr、Ni、Ti、Al等の薄膜が例
としてあげられるが、通常、金属膜と上の導体層との導
通を防ぐために金属膜の上に絶縁層が形成される。これ
らの下地層の膜厚としては0.1〜0.5μm程度が好
ましい。
【0008】導体層としては、Al、Cu、Ni、C
r、Ti、Au、Ag、Pt等の金属単体またはこれら
の合金からなる単層あるいは複層からなる金属膜をパタ
ーン状に加工したものが例としてあげられる。これらの
導体層はスパッタリング、メッキ、蒸着等の方法により
形成される。パターン加工の方法としてはフォトリソ法
等の公知の方法が用いられる。
【0009】絶縁層としては、ポリイミド樹脂、ベンゾ
シクロブテン樹脂等からなる有機膜が例としてあげら
れ、特にポリイミド樹脂、中でも感光性ポリイミド樹脂
がコンタクトホール形成の容易さから好ましい。感光性
ポリイミド樹脂としては、感光基がポリイミド前駆体の
カルボキシル基とエステル結合しているエステルタイプ
と呼ばれるもの(例えば、Photogra.Sci.Eng.23,303(19
79) )や、感光基がポリイミド前駆体のカルボキシル基
と塩結合している塩結合タイプと呼ばれるもの(例え
ば、J.Macromol.Sci.(Chem)A21.1614(1984) )などを3
00〜400℃でコンタクトホール形成後熱処理したも
の等を例としてあげることができる。
【0010】本発明における多層配線基板は、基板上の
少なくとも片面に下地層が形成され、該下地層上に導体
層と絶縁層が交互にそれぞれ2層以上形成されたもので
ある。図7にその概略断面図を示す。図7は、基板1上
に下地層2が形成され、その上に導体層3a、絶縁層4
a、導体層3b、絶縁層4b、導体層3c、絶縁層4c
がこの順に形成されている状態を示す。導体層と絶縁層
はそれぞれ3層ずつ形成されている。
【0011】本発明においては、導体層と絶縁層各層を
形成するのに必要なアライメントマークを下地層上にす
べて(n個,n≧2)形成し、導体層と絶縁層各層を形
成する際、少なくとも一つの層で該アライメントマーク
のうちの(n−1)個以下を使用することを特徴とす
る。
【0012】アライメントマークとは、導体層や絶縁層
を次々と積層していく際の位置合わせ(アライメント)
のために用いられるマークであり、通常は基板の端の最
終的には除去される部分に形成される。すなわち、基板
上に各層を積層する際に、下層に形成されたアライメン
トマークの上に、上層のパターン化に使用するマスクに
予め形成されたマークを合わせることによって位置合わ
せを行なう。図7に、下地層2上の端部にアライメント
マーク5が形成されている図を示す。
【0013】本発明によると、アライメントマークをす
べて下地層上に形成するので、下地層以外の層(導体層
および絶縁層)にはパターン形成のためのアライメント
マークは形成されない。したがって、上層に正確なサイ
ズのアライメントマークを形成するのが困難であるとい
った問題は発生せず、正確にアライメントすることが可
能となる。
【0014】また、少なくとも一つの層で該アライメン
トマークのうちの(n−1)個以下を使用するので、い
いかえると、少なくとも1個のアライメントマークは全
ての層では使用されないので、少なくともそのマークに
ついては、同一箇所に多数のアライメントマークが形成
され、下層が透けて識別が困難になるという問題が発生
しない。この理由から、各層で該アライメントマークの
うちの(n−1)個以下を使用することが好ましく、各
層で別々のアライメントマークを使用することが最も好
ましい。各層で別々のアライメントマークを使用すれ
ば、最下層の下地層上のアライメントマークの内の使用
した所のみ導体層または絶縁層のパターンが残り他は除
去されるので、多層に積層した場合でも、最下層のアラ
イメントマークを容易に認知することができ、容易で正
確なアライメントが可能となる。
【0015】本発明の多層配線基板の製造方法の一例を
説明するが、本発明はこれに限定されない。以下の説明
は、導体層と絶縁層を交互に各5層形成する方法であ
り、各層で別々のアライメントマークを使用する例であ
る。
【0016】シリコーンウエハなどの基板上に、下地層
としてSiO2 膜を形成する。このSiO2 膜の上にネ
ガタイプレジストを塗布し、図1に示すアライメントマ
ーク用パターン(斜線部は光の当たらない部分、以下同
じ)が端部に形成されたマスクを通して露光する。現
像、エッチング、レジスト剥離を行ない、図1に示すパ
ターン(斜線部が除去される部分、以下同じ)をSiO
2 膜上に形成する。図1にはアライメントマークが10
個形成されており、上半分が導体層用、下半分が絶縁層
用で、左から第1層、第2層、第3層、第4層、第5層
用である。図2に、図1のパターンの第2層用(導体層
用、絶縁層用共通)のマークの拡大図を示す。その他の
マークは数字が異なるのみで同様のマークである。
【0017】このSiO2 膜上にCr/Cu/Cr(導
体層)を全面にスパッタリングで形成し、ネガタイプレ
ジストを塗布しマスクを用いてパターン化する。Cr/
Cu/Crの上には、感光性ポリイミド(絶縁層)を全
面に形成し、マスクを用いてパターン化する。これらの
工程を5回繰り返すことにより、導体層と絶縁層が各5
層形成された多層配線基板が得られる。
【0018】導体層および絶縁層の形成にあたっては、
例えば第3層の導体層の場合、図3に示すアライメント
マークパターンが端部に形成されたマスクを使用する。
図4に図3のパターンの拡大図を示す。その他の層のパ
ターン化には、マーク位置、数字の異なる同様のマスク
を使用する。したがって、導体層、絶縁層の各層のアラ
イメントマーク部は、SiO2 膜の各層に対応する部分
でそれぞれ重なり、その他の部分は除去される。
【0019】
【実施例】以下、本発明を実施例に基づいて詳細に説明
するが、本発明はこれらに限定されるものではない。
【0020】実施例1 4インチシリコーンウエハー上に導体層と絶縁層が交互
に各5層積層された多層基板を作製した。
【0021】4インチシリコーンウエハー上に熱酸化に
よりSiO2 膜を膜厚500nm形成した。この上にネ
ガタイプレジスト(東京応化製OMR−85,35CP
S)を大日本スクリーン製塗布・現像装置を用い300
0rpm×30secで回転塗布した。その後ホットプ
レートで115℃×2分プリベーク後、キャノン製コン
タクト露光装置PLA501Fを用い、図1に示すアラ
イメントマーク用パターンが端部に形成されたマスクを
通して、2秒露光した。専用現像液、リンス液を用い
て、各1分浸漬法により現像、リンスした後、スピンド
ライにより乾燥した。その後クリーンオーブン(ヤマト
科学製DT−42)を用い140℃×30分ポストベー
クした。その後HF/NH4 Fから成るSiO2 エッチ
ング液を用いてSiO2 膜のエッチングを行い、ネガレ
ジストを専用剥離液で剥離し、図1に示すパターンをS
iO2 膜上に形成した。
【0022】このSiO2 膜上にCr/Cu/Cr(導
体層)を全面にスパッタリングで形成した。膜厚は、C
r/Cu/Cr=100nm/4000nm/100n
mであった。この上にネガタイプレジストを大日本スク
リーン製塗布・現像装置を用い3000rpm×30s
ecで回転塗布した。その後ホットプレートで115℃
×2分プリベーク後、キャノン製コンタクト露光装置P
LA501Fを用い、2秒露光した。専用現像液、リン
ス液を用いて各1分浸漬法により現像、リンスした後、
スピンドライにより乾燥した。その後、クリーンオーブ
ンを用い140℃×30分ポストベークした。その後水
酸化ナトリウム/フェリシアン化カリウムからなるCr
用エッチング液でCrをエッチング後、塩化ナトリウム
/過硫酸アンモニウムからなるCu用エッチング液でC
uをエッチング後、再度Crエッチング液でCrをエッ
チングし、ネガレジストを専用剥離液で剥離し、導体パ
ターンを形成した。上記導体パターン上に、東レ製感光
性ポリイミド前駆体ワニス“フォトニース”UR−31
40を大日本スクリーン製塗布・現像装置を用い220
0rpm×30secで回転塗布した。その後ホットプ
レートで80℃×7.5分+90℃×7.5分プリベー
ク後キャノン製コンタクト露光装置PLA501Fを用
い、15秒露光した。現像液として東レ製専用現像液D
V−605で5分現像し、イソプロピルアルコールで1
分リンスした後、3000rpm×30secスピンド
ライした。その後、200℃に設定した真空吸着式ホッ
トプレートを用い、4分熱処理した。このポリイミド前
駆体ワニス塗布から熱処理までを再度繰り返し、その後
2 雰囲気下(80℃+150℃+250℃+350
℃)×30分キュアした。
【0023】これらの工程を交互に5回繰り返すことに
より、導体層と絶縁層が各5層形成された多層配線基板
が得られた。
【0024】導体層および絶縁層の形成にあたっては、
例えば第3層の場合、図3に示すパターンが端部に形成
されたマスクを使用した。その他の層についてもマーク
位置、数字の異なる同様のマスクを使用した。
【0025】これにより利用するマークの所のみ導体層
または絶縁層のパターンが残り、多層に積層した場合で
も、最下層のSiO2 膜上のアライメントマークを容易
に認知することができるので、アライメントを容易にか
つ正確に行なうことが可能となった。
【0026】比較例1 実施例1において、SiO2 膜上には図5に示すパター
ンを形成し、第1層導体層には図6に示すパターン、第
1層絶縁層には図5のパターンを形成した。以後、導体
層には図6のパターン、絶縁層には図5のパターンと、
前の層のアライメントマークに合わせながら交互に形成
し、各5層形成した。
【0027】このアライメント方法では積層するに従っ
て、多数のアライメントマークが同一箇所に形成され、
形成されたアライメントマークが完全に一致せず、少し
ズレた形で存在し、さらに絶縁層、導体層に形成された
アライメントマークはエッチング等の方法で形成する際
サイドエッチング等によりサイズがばらついた。これら
のことから、アライメントが積層するに従って不正確で
困難になった。
【0028】
【発明の効果】本発明によると、アライメントマークを
すべて下地層上に形成するので、下地層以外の層(導体
層および絶縁層)にはアライメントマークは形成されな
い。したがって、上層に正確なサイズのアライメントマ
ークを形成するのが困難であるといった問題は発生せ
ず、正確にアライメントすることが可能となる。
【0029】また、少なくとも一つの層で該アライメン
トマークのうちの(n−1)個以下を使用するので、同
一箇所に多数のアライメントマークが形成され、下層が
透けて識別が困難になるという問題が発生しない。特
に、各層で別々のアライメントマークを使用すれば、最
下層の下地層のアライメントマークの内の使用した所の
み導体層または絶縁層のパターンが残り、他は除去され
るので、多層に積層した場合でも、最下層のアライメン
トマークを容易に認知することができ、容易で正確なア
ライメントマークが可能となる。
【図面の簡単な説明】
【図1】SiO2 膜上にアライメントマークを形成する
ためのマスクのパターンを表す概略図である。
【図2】図1のパターンの第2層用のマークの拡大図で
ある。
【図3】第3層の導体層のパターン化に用いられるマス
クのアライメントマークパターンを表す概略図である。
【図4】図3のパターンのマークの拡大図である。
【図5】比較例でSiO2 膜、絶縁層に使用するアライ
メントマークパターンを表す概略図である。
【図6】比較例で導体層に使用するアライメントマーク
パターンを表す概略図である。
【図7】多層配線基板の概略断面図である。
【符号の説明】
1:基板 2:無機膜または金属膜 3:導体層 4:絶縁層 5:アライメントマーク

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上の少なくとも片面に下地層が形成
    され、該下地層上に導体層と絶縁層とが交互にそれぞれ
    2層以上形成された多層配線基板の製造方法において、
    導体層と絶縁層各層を形成するのに必要なアライメント
    マークを前記下地層上にすべて(n個,n≧2)形成
    し、導体層と絶縁層各層を形成する際、少なくとも一つ
    の層で該アライメントマークのうちの(n−1)個以下
    を使用することを特徴とする多層配線基板の製造方法。
  2. 【請求項2】 導体層と絶縁層各層を形成する際、各層
    で該アライメントマークのうちの(n−1)個以下を使
    用することを特徴とする請求項1記載の多層配線基板の
    製造方法。
  3. 【請求項3】 導体層と絶縁層各層を形成する際、各層
    で別々のアライメントマークを使用することを特徴とす
    る請求項1記載の多層配線基板の製造方法。
  4. 【請求項4】 下地層が無機膜であることを特徴とする
    請求項1記載の多層配線基板の製造方法。
  5. 【請求項5】 無機膜がSiO2 膜からなることを特徴
    とする請求項4記載の多層配線基板の製造方法。
  6. 【請求項6】 下地層が金属膜の上に絶縁層が積層され
    たものであることを特徴とする請求項1記載の多層配線
    基板の製造方法。
  7. 【請求項7】 絶縁層がポリイミド樹脂からなることを
    特徴とする請求項1記載の多層配線基板の製造方法。
  8. 【請求項8】 基板としてシリコーンウエハを使用する
    ことを特徴とする請求項1記載の多層配線基板の製造方
    法。
JP33513793A 1993-12-28 1993-12-28 多層配線基板の製造方法 Pending JPH07202425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33513793A JPH07202425A (ja) 1993-12-28 1993-12-28 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33513793A JPH07202425A (ja) 1993-12-28 1993-12-28 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH07202425A true JPH07202425A (ja) 1995-08-04

Family

ID=18285185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33513793A Pending JPH07202425A (ja) 1993-12-28 1993-12-28 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH07202425A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002794A1 (ja) * 2012-06-27 2014-01-03 株式会社村田製作所 薄膜積層素子の製造方法
JP2014004713A (ja) * 2012-06-22 2014-01-16 Canon Inc 液体吐出ジェットヘッドの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014004713A (ja) * 2012-06-22 2014-01-16 Canon Inc 液体吐出ジェットヘッドの製造方法
WO2014002794A1 (ja) * 2012-06-27 2014-01-03 株式会社村田製作所 薄膜積層素子の製造方法
KR20150013265A (ko) * 2012-06-27 2015-02-04 가부시키가이샤 무라타 세이사쿠쇼 박막 적층 소자의 제조방법
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
JPWO2014002794A1 (ja) * 2012-06-27 2016-05-30 株式会社村田製作所 薄膜積層素子の製造方法

Similar Documents

Publication Publication Date Title
US4451554A (en) Method of forming thin-film pattern
JP2606900B2 (ja) パターン形成方法
JPH07202425A (ja) 多層配線基板の製造方法
JPH07307549A (ja) 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JPS60182134A (ja) パタ−ン形成方法
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JPH07307550A (ja) 電子部品の製造方法
JPH0536846A (ja) 半導体装置の製造方法
JPH07231172A (ja) 多層配線基板
JP3025362B2 (ja) 多層配線基板の製造方法
JP2644847B2 (ja) 多層配線基板及びその製造方法
JPH07130568A (ja) 薄膜コイルの製造方法
JP2825050B2 (ja) 多層配線基板
JPH0799390A (ja) 多層配線基板
JPH0322491A (ja) 薄膜集積回路の製造方法
JP2004056043A (ja) パターン化薄膜およびその形成方法
JPH0648754B2 (ja) 配線基板の製造方法
JPH0613754A (ja) 多層配線基板の製造方法
JP2699924B2 (ja) セラミック基板及びその製造方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPH06105836B2 (ja) 薄膜多層基板の製造方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法
JPH0228324A (ja) 半導体装置の製造方法
JPS627878A (ja) 金属パタ−ン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316