JPH0348489A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH0348489A
JPH0348489A JP18414889A JP18414889A JPH0348489A JP H0348489 A JPH0348489 A JP H0348489A JP 18414889 A JP18414889 A JP 18414889A JP 18414889 A JP18414889 A JP 18414889A JP H0348489 A JPH0348489 A JP H0348489A
Authority
JP
Japan
Prior art keywords
layer
film
resist
conductor
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18414889A
Other languages
English (en)
Inventor
Kazuyuki Izumi
和泉 和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18414889A priority Critical patent/JPH0348489A/ja
Publication of JPH0348489A publication Critical patent/JPH0348489A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 回路基板の製造方法に関し、 レジスト層を溶解剥離する際に、導体層がレジスト剥離
液にり腐食を受けて、導体配線部の抵抗値の増大や金属
ビアとの電気的接続が損なわれるのを防止することを目
的とし、 絶縁基板上に少なくとも導体層と保護層とを形戒する工
程と、前記保護層の上にレジスト層を塗布し、導体配線
パターンとなる部分の前記レジスト層が残るように、前
記レジスト層の露光・現像・溶解剥離などの処理を行な
う工程と、前記レジスト層の溶解剥離部分に露出した前
記保護層をエッチング除去する工程と、前記導体配線パ
ターンとなる部分の上に残った前記レジスト層(6)を
溶解剥離する工程と、前記導体配線パターンとなる部分
の上に露出した前記保護層(5)を保護マスクとして導
体層エッチングを行なって導体配線パターンを形戒する
工程とを少なくとも含むことを特徴とした製造方法によ
り回路基板を作或する。
〔産業上の利用分野〕
本発明は回路基板、とくに、セラξツク基板上に薄膜導
体パターンが形成された回路基板の製造方法に関する。
近年、半導体集積回路や混威集積回路の集積度が増し、
大規模化する傾向がますます強くなってきた。
これに伴い、これらの集積回路を搭載する回路基板も、
両面実装方式を始めとし、多層化されたプリント基板や
セラミック基板が多く使用されるようになってきた。
両面実装や多層セラミック基板においては、一般に、両
面の、あるいは両面および眉間の金属膜からなる導体回
路パターン間を銅製の導通路でつなぐ,いわゆる、スル
ー・ホール(またはビア・ホール)を持ち、かつ、最近
の大形コンピュータをはじめとする大規模な高速ディジ
タル回路においては、低価格で導体配線の抵抗値を小さ
くする必要から、薄膜導体配線材料として高価な金でな
く、銅が用いられることが多くなってきた。
このために、比較的腐食性の大きい銅からなる導体配線
パターンを安定で信頼性高く形成できる回路基板の製造
方法が強く求められている.〔従来の技術〕 第2図は高密度回路基板の構戒例を示す断面図で、上記
で述べたたような回路基板の代表的な例を示したもので
ある. 図中、lは絶縁基板で,たとえば、セラミック基板、2
は絶縁基板lの上下両面の導体配線間を電気的に接続す
る,たとえば、銅からなる金属ビア、3は密着層で.絶
縁基板lと導体層との密着性をよくするために必要に応
じて設けたものであり.たとえば、Crなどからなる薄
膜である。
4は導体層で,たとえば、数μmといった比較的厚い銅
膜、5は保護層で、導体層4の酸化や腐食を防止するた
めの,たとえば、Crなどからなる薄膜、7は絶縁層で
、回路基板を多層化するための中間絶縁層であり.たと
えば、ボリイ亀ド樹脂などからなる絶縁膜である. すなわち、両面実装で、かつ、多層配線回路基板構戒の
例である。
このような回路基板を製造するために、従来行なわれて
いた具体的な導体回路パターンの形成を工程順に以下に
説明する。
第3図は従来の回路基板の製造方法を示す断面図で、各
工程毎の変化がわかるようにそれぞれの断面図を示した
工程(1):金属ビア2を設けたセラミック基板lの上
に、密着N3として厚さ50nmのCrll!をスパッ
タ法で形成し、その上に導体層4として厚さ5μmの銅
を同じくスバッタ法で形戒,さらに、その上に保護層5
として厚さ100nmのCr膜をスパッタ法で形戒する
工程(2):前記処理済基板の上に、レジスト層6とし
て、たとえば、ネガレジスト(例OMR 83 )をス
ビナーで5μmの厚さに塗布して乾燥.ベータする。
工程(3):前記処理済基板に所要の導体配線パターン
形状のマスクを用いて、公知の方法により露光・現像・
定着などの処理を行なってレジストマスクパターンを形
戒する. 工程(4):前記処理済基板のレジスト除去部に露出し
た多層金属層,すなわち、Cr/Cu/Crを化学エッ
チングなどにより溶解除去する。たとえば、Crはフェ
リシアン化カリウム水溶液中で、また、Cuは硫酸と過
酸化水素の混合液中で処理し、図示したごとく絶縁基板
l上に分離した導体配線パターンを形成させる。
工程(5):前記処理済基板の導体配線パターンの上に
残ったレジスト層6をレジスト剥離液,たとえば、ベン
ゼンスルフォン酸などを含む有機酸系の処理液に浸漬し
て、残留レジストを溶解剥離する. なお、両面あるいは多層導体配線パターンを形戒すると
きは.たとえば、絶縁基板lの反対側の面に.あるいは
、絶縁層7としてボリイ逅ド#M脂膜を中間絶縁層とし
て、全く同様の工程を用いて両面,あるいは、多層導体
配線回路基板を製造している. 〔発明が解決しようとする課題〕 しかし、上記の工程(5)において導体配線パターンの
上に残ったレジスト層6をレジスト剥離液で溶解剥離す
る際に、前記レジスト剥離液は強い酸性を示す有機酸で
あるために、酸に侵されやすい銅が腐食を受け、導体配
線が細って配線抵抗値が増加したり、金属ビア部の銅ま
でも腐食されて基板両面の導体配線パターン間の導通不
良を発生する場合が多い。
第3図の工程(5)にそのような状態を模式的に示した
.同図において8は導体配線の側面がえぐられたサイド
エッチ孔、9は金属と72に生じたエッチ孔である。な
お、点線部は導体部の腐食による欠損部である。
以上のごとき剥離液による腐食の発生は、回路基板の品
質,ひいては、それを使用した集積回路装置の品質,信
頼性および製品歩留りを低下させるという問題があり、
その解決が必要であった.〔課題を解決するための手段
〕 上記の課題は、絶縁基板1上に少なくとも導体層4と保
護層5とを形成する工程と、前記保護層5の上にレジス
ト層6を塗布し、導体配線パターンとなる部分の前記レ
ジスト層6が残るように、前記レジスト層6の露光・現
像・溶解剥離などの処理を行なう工程と、前記レジスト
層6の溶解剥離部分に露出した前記保護層5をエッチン
グ除去する工程と、前記導体配線パターンとなる部分の
上に残った前記レジスト層6を溶解剥離する工程と、前
記導体配線パターンとなる部分の上に露出した前記保護
層5を保護マスクとして導体層エッチングを行なって導
体配線パターンを形戒する工程とを少なくとも含むこと
を特徴とした回路基板の製造方法により解決することが
できる.〔作用〕 本発明によれば、導体配線パターンエッチングを行なう
前に、非配線部に露出した保護層5だけを先ずエッチン
グ除去し、その段階で導体配線パターンとなる部分の上
に残ったレジスト層6を溶解剥離し、その部分に露出し
た保護膜6を保護マスクとして導体エッチングを行なう
ので、従来例のようにすでに導体エッチングされた導体
配線パターンの側面部がレジスト剥離液に長時間曝され
ることがなく、したがって、レジスト剥離液による導体
配線パターンや金属ビアの腐食は殆ど生じないのである
〔実施例〕
第1図は本発明の回路基板の製造方法を示す断面図で、
前記第3図と同様に主な工程を分かりやすく順番に示し
たものである。
工程(l):絶縁基板1として,たとえば、銅充填材か
らなる金属ビア2を設けた厚さ1mmのガラスセラミッ
ク基板1の上に、密着層3として厚さ50nmのCr膜
をスパッタ法で形成し、次いで、その上に導体層4とし
て厚さ5μmの銅を同じくスパッタ法で形戒,さらに、
その上に保護層5として厚さloonmのCr膜をスパ
ッタ法で形成する。
工程(2):前記処理済基板の上に、レジスト層6とし
て、たとえば、ネガレジスト(例OMR 83 )をス
ピナーで5μmの厚さに塗布して乾燥,ベータする. 工程(3):前記処理済基板に所要の導体配線パターン
形状のマスクを用いて、公知の方法により露光・現像・
定着などの処理を行なってレジストマスクパターンを形
成する。
工程(4):前記処理済基板のレジスト除去部に露出し
た保護膜5,すなわち、Cr膜を室温のフェリシアン化
カリウム水溶液中で5分間処理してCr膜だけを溶解除
去する. 工程(5):前記処理済基板の導体配線パターンとなる
部分の上に残ったレジスト層6をレジスト剥離液,たと
えば、ベンゼンスルフォン酸などを含む有機酸系の処理
液に浸漬して残留レジストを溶解剥離する. 工程(6):前記処理済基板の導体配線パターンとなる
部分の上に露出した保護膜5,すなわち、100nmの
Cr膜を保護マスクとして導体膜4.すなわち、銅膜を
,たとえば、硫酸と過酸化水素の混合液中で室温で1分
間処理したのち、その下に残った密着層3.すなわち、
50nmのCr膜を.たとえば、室温のフヱリシアン化
カリウム水溶液中で3分間処理して溶解除去する. この際、保護層5としてのCr膜は100nmと、密着
層3としてのCr膜の50nmよりも2倍の厚さがある
ので、密着層3としてのCr膜が完全に溶解除去されて
も、保護層5としてのCr膜は全部が溶解されることは
なく、残ったCr膜が保護膜として充分機能するように
してある. 以上、本発明の製造工程により、導体配線パターンの側
面はレジスト剥離液により腐食されることが殆どないの
で、図示したごとくサイドエッチ孔やエッチ孔の発生が
なく、導体配線パターンの抵抗値の増大や金属ビアの導
通不良を起こすことがない. なお、上記実施例は本発明の一実施例であり、それぞれ
の材料やその厚さ,使用されるプロセスなど適宜変えて
本発明の趣旨による製造方法を実現してもよいことは勿
論である。
また、上記実施例では導体回路パターンが片面あるいは
1層のみの場合について説明したが、本発明方法を用い
て両面あるいは多層導体配線パターンを形成するときは
,たとえば、絶縁基板1の反対側の面に,あるいは、絶
縁層7としてボリイごド樹脂膜を中間絶縁層として、全
く同様の工程を用いて両面,あるいは、多層導体配線回
路基板を製造することができる. さらに、絶縁基板1が、内部に導体回路パターンを複数
層含んでいる多層絶縁基板であってもよいし、混或集積
回路用の回路基板だけでなく、半導体基板に絶縁層を設
けて使用する半導体集積回路用の回路基板にも適用でき
ることは言うまでもない. 〔発明の効果〕 以上述べたように、本発明によれば、導体配線パターン
エッチングを行なう前に、非配線部に露出した保護層5
だけを先ずエッチング除去し、その段階で導体配線パタ
ーンとなる部分の上に残ったレジスト層6を溶解剥離し
、その部分に露出した保護層6を保護マスクとして導体
エッチングを行なうので、従来例のようにすでに導体エ
ッチングされた導体配線パターンの側面部がレジスト剥
離液に長時間曝されることがなく、したがって、レジス
ト剥離液による導体配線パターンや金属ビアの腐食は殆
ど生じない。
したがって、導体配線が細って配線抵抗値が増加したり
、金属ビア部の銅までも腐食されて表裏面の導体配線パ
ターン間の導通不良を発生するなどのトラブルがなく、
回路基板の品質,ひいては、それを使用した集積回路装
置の品質,信頼性および製品歩留りの向上に寄与すると
ころが極めて大きい。
【図面の簡単な説明】
第1図は本発明の回路基板の製造方法を示す断面図、 第2図は高密度回路基板の構戒例を示す断面図、第3図
は従来の回路基板の製造方法を示す断面図である. 図において、 1は絶縁基板、 2は金属ビア、 3は密着層、 4は導体層、 5は保護層、 6はレジスト層、 7は絶縁層である。 第 2 図

Claims (1)

  1. 【特許請求の範囲】  絶縁基板(1)上に少なくとも導体層(4)と保護層
    (5)とを形成する工程と、 前記保護層(5)の上にレジスト層(6)を塗布し、導
    体配線パターンとなる部分の前記レジスト層(6)が残
    るように、前記レジスト層(6)の露光・現像・溶解剥
    離などの処理を行なう工程と、 前記レジスト層(6)の溶解剥離部分に露出した前記保
    護層(5)をエッチング除去する工程と、前記導体配線
    パターンとなる部分の上に残った前記レジスト層(6)
    を溶解剥離する工程と、前記導体配線パターンとなる部
    分の上に露出した前記保護層(5)を保護マスクとして
    導体層エッチングを行なって導体配線パターンを形成す
    る工程とを少なくとも含むことを特徴とした回路基板の
    製造方法。
JP18414889A 1989-07-15 1989-07-15 回路基板の製造方法 Pending JPH0348489A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18414889A JPH0348489A (ja) 1989-07-15 1989-07-15 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18414889A JPH0348489A (ja) 1989-07-15 1989-07-15 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0348489A true JPH0348489A (ja) 1991-03-01

Family

ID=16148209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18414889A Pending JPH0348489A (ja) 1989-07-15 1989-07-15 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0348489A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6705972B1 (en) 1997-08-08 2004-03-16 Hudson Co., Ltd. Exercise support instrument
JP2006066763A (ja) * 2004-08-30 2006-03-09 Tdk Corp 積層型インダクタの製造方法
WO2011105282A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 配線形成方法、および、半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6705972B1 (en) 1997-08-08 2004-03-16 Hudson Co., Ltd. Exercise support instrument
JP2006066763A (ja) * 2004-08-30 2006-03-09 Tdk Corp 積層型インダクタの製造方法
WO2011105282A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 配線形成方法、および、半導体基板の製造方法
US8647980B2 (en) 2010-02-25 2014-02-11 Sharp Kabushiki Kaisha Method of forming wiring and method of manufacturing semiconductor substrates

Similar Documents

Publication Publication Date Title
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
EP0361752A2 (en) Selective solder formation on printed circuit boards
US20090065239A1 (en) Printed circuit board and method of manufacturing the same
JPH0348489A (ja) 回路基板の製造方法
JP2003078234A (ja) プリント配線板およびその製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JPH02144987A (ja) プリント配線板の製造方法
KR100403761B1 (ko) 고 신뢰성 인쇄회로기판의 제조방법
TW552834B (en) Circuit substrate production method
JPH0629647A (ja) フォトレジストの剥離方法
JP3056865B2 (ja) プリント配線板の製造方法
JPS59175797A (ja) 多層プリント板の製造方法
KR910007475B1 (ko) 다층 인쇄회로기판의 제조방법
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JP3812280B2 (ja) スズ−はんだ2色めっきtabテープの製造方法
KR20040110734A (ko) 필름 캐리어 테이프 및 그 제조방법
JP2517277B2 (ja) プリント配線板の製造方法
JP2001320166A (ja) 配線基板用検査板の製造方法
JPH10335788A (ja) 配線パターン形成方法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH03188300A (ja) 等電位選択除去方法
JP2004179377A (ja) プリント配線板の製造方法
JP2002344133A (ja) 両面可撓性回路基板の製造法
JP2002314228A (ja) 配線回路基板およびその製造方法