JP2002064160A - 導体パターンの形成方法 - Google Patents

導体パターンの形成方法

Info

Publication number
JP2002064160A
JP2002064160A JP2000254244A JP2000254244A JP2002064160A JP 2002064160 A JP2002064160 A JP 2002064160A JP 2000254244 A JP2000254244 A JP 2000254244A JP 2000254244 A JP2000254244 A JP 2000254244A JP 2002064160 A JP2002064160 A JP 2002064160A
Authority
JP
Japan
Prior art keywords
wiring
line width
forming
pattern
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000254244A
Other languages
English (en)
Inventor
Takeshi Miyazaki
毅 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000254244A priority Critical patent/JP2002064160A/ja
Publication of JP2002064160A publication Critical patent/JP2002064160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】 サブトラクティブ法で従来よりも配線ピッチ
の小さい導体パターンを形成することができて、高密度
配線化の要求に対応できるようにする。 【解決手段】 配線基板12の導体パターンをサブトラ
クティブ法で形成する場合に、導体パターンの線幅の細
い部分(配線部14)と線幅の太い部分(パッド部1
6)とでは、最適なエッチング条件が異なることを考慮
して、線幅の細い部分(配線部14)を形成する工程
と、線幅の太い部分(パッド部16)を形成する工程と
をエッチング条件を変えて別々に実施する。これによ
り、線幅の細い部分(配線部14)と線幅の太い部分
(パッド部16)とをそれぞれ最適なエッチング条件で
エッチングすることができて、サイドエッチング幅を少
なくすることができ、その分、レジストパターンの線
幅、ひいては、配線ピッチを小さくすることができて、
配線密度を高めることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、サブトラクティブ
法で導体パターンを形成する導体パターンの形成方法に
関するものである。
【0002】
【従来の技術】BGAパッケージ等に用いられる高密度
プリント配線板の導体パターンは、主にサブトラクティ
ブ法で形成されている。このサブトラクティブ法は、配
線板の表面に銅箔を張り付け、この銅箔上にドライフィ
ルム等によりレジストパターンを形成し、これにエッチ
ング液をスプレーして、該レジストパターンの開口部か
ら露出する銅箔の不要部分を溶解除去(エッチング)し
て、導体パターンを形成する方法である。
【0003】
【発明が解決しようとする課題】一般に、高密度プリン
ト配線板に形成する導体パターンには、線幅が広く線間
スペース幅が狭いワイヤボンディング用のパッド部と、
線幅が狭く線間スペース幅が広い所もある配線部とが混
在している。本来、線幅やスペース幅によって最適なエ
ッチング条件が異なるため、パッド部と配線部とでは最
適なエッチング条件が異なるが、従来の導体パターンの
エッチング方法では、1回のエッチング工程でパッド部
と配線部とを両者の中間的なエッチング条件で同時にエ
ッチングするため、パッド部と配線部とを最適なエッチ
ング条件でエッチングすることができなかった。このた
め、導体パターンの側面がエッチングでえぐられるサイ
ドエッチングが大きくなる傾向があり、そのサイドエッ
チングを見込んでレジストパターンの線幅を大きくせざ
るを得なかった。その結果、配線ピッチ(レジストパタ
ーンの線幅+線間スペース幅)が大きくなって、その
分、配線密度が低下し、近年の高密度配線化の要求に十
分に対応できなくなりつつある。
【0004】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、サブトラクティブ法
で従来よりも配線ピッチの小さい導体パターンを形成す
ることができ、最近の高密度配線化の要求に対応するこ
とができる導体パターンの形成方法を提供することにあ
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1の導体パターンの形成方法は、導
体パターンを線幅の細い部分と線幅の太い部分とに区分
し、線幅の細い部分を形成する工程と、線幅の太い部分
を形成する工程とをエッチング条件を変えて別々に実施
するようにしたものである。このようにすれば、導体パ
ターンの線幅の細い部分と線幅の太い部分とをそれぞれ
最適なエッチング条件でエッチングすることができるた
め、サイドエッチング幅を少なくすることができ、その
分、レジストパターンの線幅を小さくすることができ
る。その結果、配線ピッチ(レジストパターンの線幅+
線間スペース幅)を小さくすることができて、その分、
配線密度を高めることができる。
【0006】この場合、請求項2のように、線幅の細い
部分を配線部とし、線幅の太い部分をパッド部とすると
良い。これにより、配線部とパッド部とをそれぞれ最適
なエッチング条件でエッチングすることができ、最近の
高密度配線化の要求に対応することができる。
【0007】一般に、導体パターンの線幅/線間スペー
ス幅によって最適なエッチング条件が変化することを考
慮して、請求項3のように、導体パターンを線幅/線間
スペース幅に応じて複数のグループに区分し、各グルー
プの導体パターンを形成する工程をエッチング条件を変
えて別々に実施するようにしても良い。このようにすれ
ば、様々な導体パターンを最適なエッチング条件でエッ
チングすることができる。
【0008】
【発明の実施の形態】以下、本発明の一実施形態におけ
る導体パターンの形成方法を説明する。まず、銅箔11
(導体層)が張り付けられた配線基板12(銅張積層
板)を準備する。ここで、銅箔11の厚さは、例えば3
〜12μmとすることが好ましい。尚、配線基板12に
は、必要に応じて、スルーホール(図示せず)を形成
し、このスルーホールの内周面にCuめっきを施すよう
にしても良い。
【0009】そして、図2(a)に示すように、配線基
板12の銅箔11の表面に1回目のドライフィルム13
を張り付ける。ここで使用するドライフィルム13の厚
さは例えば20〜30μmとすることが好ましい。この
後、ドライフィルム13のうちの配線部14に相当する
部分だけを露光・現像処理して、図2(b)に示すよう
に、配線部14をエッチングするためのレジストパター
ン13aを形成する。
【0010】この後、レジストパターン13aに対して
エッチング液をスプレーすることで、図2(c)に示す
ように、レジストパターン13aの開口部から露出する
銅箔11の不要部分をエッチングして配線部14を形成
する[図4(a)参照]。この際、エッチング時間は、
例えば40〜50秒とすれば良い。
【0011】この場合、配線基板12表面の導体パター
ンのうちの配線部14のみをエッチングするため、エッ
チング条件(例えばレジストパターン13aの厚みと線
幅、エッチング液の種類、液濃度、スプレー圧、エッチ
ング時間等)は、配線部14の線幅a/線間スペース幅
bに応じて最適なエッチング条件を選択すれば良い。こ
れにより、配線部14の線幅a(レジストパターン13
aの線幅)=40μm、線間スペース幅b=40μm、
配線ピッチ(a+b)=80μmの微細な配線部14を
形成することが可能となる。一般に、線間スペース幅b
は、絶縁性を確保するために40μm以上必要である。
また、配線部14の線幅aは、レジストパターン13a
との接着強度を確保するために40μm以上必要であ
る。
【0012】配線部14のエッチング後、剥離液(例え
ば3%のNaOH溶液)を用いて、図2(d)に示すよ
うに、レジストパターン13aを剥離した後、図3
(a)に示すように、銅箔11の表面に2回目のドライ
フィルム15を張り付ける。ここで使用する2回目のド
ライフィルム15の厚さは、1回目のドライフィルム1
3の厚さと同じものを用いれば良い。
【0013】この後、ドライフィルム15のうちのワイ
ヤボンディング用のパッド部16に相当する部分だけを
露光・現像処理して、図3(b)に示すように、パッド
部16をエッチングするためのレジストパターン15a
を形成する。
【0014】この後、レジストパターン15aに対して
エッチング液をスプレーすることで、図3(c)に示す
ように、レジストパターン15aの開口部から露出する
銅箔11の不要部分をエッチングしてパッド部16を形
成する[図4(b)参照]。この際、エッチング時間
は、例えば50〜60秒とすれば良い。
【0015】この場合、配線基板12表面の導体パター
ンのうちのパッド部16のみをエッチングするため、エ
ッチング条件(例えばレジストパターン15aの厚みと
線幅、エッチング液の種類、液濃度、スプレー圧、エッ
チング時間等)は、パッド部16の線幅c/線間スペー
ス幅dに応じて最適なエッチング条件を選択すれば良
い。これにより、パッド部16の上端線幅c=80μ
m、レジストパターン15aの線幅d(パッド部16の
下端線幅d)=100μm、線間スペース幅e=40μ
m、配線ピッチ(d+e)=140μmの微細なパッド
部16を形成することが可能となる。一般に、パッド部
16の上端線幅cは、ワイヤボンディングの接続信頼性
を確保するために80μm以上必要である。また、線間
スペース幅eは、絶縁性を確保するために40μm以上
必要である。パッド部16のエッチング後、剥離液(例
えば3%のNaOH溶液)を用いて、図3(d)に示す
ように、レジストパターン15aを剥離する。
【0016】以上説明した本実施形態によれば、配線基
板12の導体パターンの線幅の細い部分(配線部14)
と線幅の太い部分(パッド部16)とでは、最適なエッ
チング条件が異なることを考慮して、線幅の細い部分
(配線部14)を形成する工程と、線幅の太い部分(パ
ッド部16)を形成する工程とをエッチング条件を変え
て別々に実施するようにしたので、線幅の細い部分(配
線部14)と線幅の太い部分(パッド部16)とをそれ
ぞれ最適なエッチング条件でエッチングすることができ
て、サイドエッチング幅を少なくすることができ、その
分、レジストパターン13a,15aの線幅を小さくす
ることができる。その結果、配線ピッチ(レジストパタ
ーン13a,15aの線幅+線間スペース幅)を小さく
することができて、その分、配線密度を高めることがで
き、最近の高密度配線化の要求に対応することができ
る。
【0017】本発明者は、本実施形態の導体パターンの
形成方法を従来の方法と比較する試験を行ったので、そ
の試験結果を次の表1に示す。
【0018】
【表1】
【0019】この試験結果からも明らかなように、従来
の方法では、サイドエッチング幅が大きくなるため、レ
ジストパターンの線幅を本実施形態よりも10〜20μ
m大きくする必要がある。そのため、従来の方法では、
配線ピッチが本実施形態よりも10〜20μm大きくな
り、配線密度が低下する。
【0020】これに対し、本実施形態では、配線部14
とパッド部16とをそれぞれ最適なエッチング条件でエ
ッチングすることができるので、サイドエッチング幅を
従来よりも10〜20μm少なくすることができ、その
分、レジストパターン13a,15aの線幅、ひいては
配線ピッチを従来よりも10〜20μm小さくすること
ができて、配線密度を高めることができる。
【0021】尚、本実施形態では、配線部14を形成し
た後にパッド部16を形成したが、これとは反対に、パ
ッド部16を形成した後に配線部14を形成するように
しても良い。
【0022】また、本実施形態では、配線基板12の銅
箔11の表面にドライフィルム13,15を張り付けて
レジストパターン13a,15aを形成したが、配線基
板12の銅箔11の表面に液体レジストを塗布して乾燥
させ、これを露光・現像処理してレジストパターンを形
成するようにしても良い。
【0023】また、一般に、導体パターンの線幅/線間
スペース幅によって最適なエッチング条件が変化するこ
とを考慮して、導体パターンを線幅/線間スペース幅に
応じて複数のグループに区分し、各グループの導体パタ
ーンを形成する工程をエッチング条件を変えて別々に実
施するようにしても良い。このようにすれば、様々な導
体パターンを最適なエッチング条件でエッチングするこ
とができる。
【0024】
【発明の効果】以上の説明から明らかなように、本発明
の請求項1によれば、導体パターンの線幅の細い部分を
形成する工程と、線幅の太い部分を形成する工程とをエ
ッチング条件を変えて別々に実施するようにしたので、
導体パターンの線幅の細い部分と線幅の太い部分とをそ
れぞれ最適なエッチング条件でエッチングすることがで
きて、サイドエッチング幅を少なくすることができる。
これにより、サブトラクティブ法で従来よりも配線ピッ
チの小さい導体パターンを形成することができ、最近の
高密度配線化の要求に対応することができる。
【0025】更に、請求項2では、導体パターンを配線
部とパッド部とに区分してそれぞれ最適なエッチング条
件でエッチングすることができる。
【0026】また、請求項3では、導体パターンを線幅
/線間スペース幅に応じて複数のグループに区分し、各
グループの導体パターンを形成する工程をエッチング条
件を変えて別々に実施するようにしたので、線幅/線間
スペース幅が3種類以上に変化する導体パターンに対し
ても最適なエッチング条件でエッチングすることができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態における導体パターンの形
成方法を示す工程フローチャート
【図2】(a)〜(d)は配線部の形成方法を説明する
ための主要部の縦断面図
【図3】(a)〜(d)はパッド部の形成方法を説明す
るための主要部の縦断面図
【図4】(a)は1回目のエッチング後の導体パターン
の形状を示す平面図、(b)は2回目のエッチング後の
導体パターンの形状を示す平面図
【符号の説明】
11…銅箔(導体層)、12…配線基板、13…ドライ
フィルム、13a…レジストパターン、14…配線部、
15…ドライフィルム、15a…レジストパターン、1
6…パッド部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の表面に設けられた導体層上に
    レジストパターンを形成し、このレジストパターンの開
    口部から露出する前記導体層の不要部分をエッチング液
    でエッチングして導体パターンを形成する導体パターン
    の形成方法において、 前記導体パターンを線幅の細い部分と線幅の太い部分と
    に区分し、線幅の細い部分を形成する工程と、線幅の太
    い部分を形成する工程とをエッチング条件を変えて別々
    に実施することを特徴とする導体パターンの形成方法。
  2. 【請求項2】 前記線幅の細い部分は配線部であり、前
    記線幅の太い部分はパッド部であることを特徴とする請
    求項1に記載の導体パターンの形成方法。
  3. 【請求項3】 配線基板の表面に設けられた導体層上に
    レジストパターンを形成し、このレジストパターンの開
    口部から露出する前記導体層の不要部分をエッチング液
    でエッチングして導体パターンを形成する導体パターン
    の形成方法において、 前記導体パターンを線幅/線間スペース幅に応じて複数
    のグループに区分し、各グループの導体パターンを形成
    する工程をエッチング条件を変えて別々に実施すること
    を特徴とする導体パターンの形成方法。
JP2000254244A 2000-08-21 2000-08-21 導体パターンの形成方法 Pending JP2002064160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000254244A JP2002064160A (ja) 2000-08-21 2000-08-21 導体パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000254244A JP2002064160A (ja) 2000-08-21 2000-08-21 導体パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2002064160A true JP2002064160A (ja) 2002-02-28

Family

ID=18743224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000254244A Pending JP2002064160A (ja) 2000-08-21 2000-08-21 導体パターンの形成方法

Country Status (1)

Country Link
JP (1) JP2002064160A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099622A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
CN113784530A (zh) * 2021-09-14 2021-12-10 深圳市众一贸泰电路板有限公司 一种电路板的加工方法和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099622A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
CN113784530A (zh) * 2021-09-14 2021-12-10 深圳市众一贸泰电路板有限公司 一种电路板的加工方法和系统
CN113784530B (zh) * 2021-09-14 2022-05-24 深圳市众一贸泰电路板有限公司 一种电路板的加工方法和系统

Similar Documents

Publication Publication Date Title
US6000130A (en) Process for making planar redistribution structure
JPH11509990A (ja) 電気回路の上に隆起した金属接点を作成する方法
US20070102828A1 (en) Fine pitch interconnect and method of making
US8186043B2 (en) Method of manufacturing a circuit board
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
JPH1051137A (ja) プリント配線板の製造方法
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
JP2002064160A (ja) 導体パターンの形成方法
JP2001358257A (ja) 半導体装置用基板の製造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
JP2000091722A (ja) プリント配線板及びその製造方法
JPH08107264A (ja) 高密度配線板及びその製造方法
JPH08204312A (ja) チップオンボード基板の製造方法
US7213335B2 (en) Method for manufacturing printed circuit boards
JP3550491B2 (ja) インナーリード先端部細り防止パターン
JPH1117315A (ja) 可撓性回路基板の製造法
JP3095857B2 (ja) 電子部品搭載用基板
KR20040058416A (ko) 인쇄 회로 기판의 동 도금 방법
KR100259081B1 (ko) 다층 배선 기판 및 그의 제조방법
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH03181195A (ja) 配線基板の製造方法
JP4755454B2 (ja) プリント基板の製造方法
JP2003298208A (ja) 回路基板の製造法
KR100349122B1 (ko) 다층기판의 플러그드 비아홀 및 그 형성방법