JP2009099622A - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP2009099622A
JP2009099622A JP2007267179A JP2007267179A JP2009099622A JP 2009099622 A JP2009099622 A JP 2009099622A JP 2007267179 A JP2007267179 A JP 2007267179A JP 2007267179 A JP2007267179 A JP 2007267179A JP 2009099622 A JP2009099622 A JP 2009099622A
Authority
JP
Japan
Prior art keywords
substrate
hole
layer
forming
lower hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007267179A
Other languages
English (en)
Other versions
JP5125389B2 (ja
Inventor
Yasutomo Maehara
靖友 前原
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Shin Hirano
伸 平野
Takashi Nakagawa
隆 中川
Hideaki Yoshimura
英明 吉村
Seigo Yamawaki
清吾 山脇
Tokuichi Ozaki
徳一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007267179A priority Critical patent/JP5125389B2/ja
Priority to US12/175,732 priority patent/US8151456B2/en
Priority to KR1020080077434A priority patent/KR101072333B1/ko
Priority to CN2008101297293A priority patent/CN101409983B/zh
Publication of JP2009099622A publication Critical patent/JP2009099622A/ja
Application granted granted Critical
Publication of JP5125389B2 publication Critical patent/JP5125389B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】基板に設けた貫通孔の内壁面を被覆するめっき層を侵食せず、信頼性の高い基板の製造方法を提供する。
【解決手段】基板16に貫通孔18を形成する工程と、基板16にめっきを施して、前記貫通孔18の内壁面をめっき層19により被覆する工程と、前記基板16の表面にフォトレジストをラミネートし、該フォトレジストを露光および現像して、少なくとも前記貫通孔18の平面領域を覆うレジストパターン72を形成する工程と、該レジストパターン72をマスクとして、前記基板16の表面に被着形成された導体層14、19をエッチングする工程とを備え、前記レジストパターン72を形成する工程においては、前記導体層14,19を露出させる領域が、前記エッチング工程において前記導体層14.19が側面エッチングされる量よりも、前記貫通孔14の開口縁から離間して配置されるようにレジストパターン72を形成する。
【選択図】図5

Description

本発明は導電性を有するコア部を備えたコア基板、およびこのコア基板を用いた配線基板等の製造に適用することができる基板の製造方法に関し、とくに基板に形成した貫通孔の内壁面にめっき層を形成する工程を備える基板の製造方法に関する。
半導体素子を搭載する配線基板や半導体ウエハの検査に使用される試験用基板には、カーボンファイバ強化プラスチック(CFRP)をコア基板に備えている製品がある。このカーボンファイバ強化プラスチックを備えたコア基板は、従来のガラスエポキシ基板からなるコア基板と比較して低熱膨張率であり、基板の熱膨張係数を基板に搭載される半導体素子の熱膨張係数にマッチングさせることができ、半導体素子と配線基板との間に生じる熱応力を回避することができるという利点を有する。
配線基板はコア基板の両面に配線層を積層して形成され、コア基板には、その両面に積層される配線層と電気的導通をとるための導通スルーホールPTH(Plated through hole)が形成される。この導通スルーホールは、基板に貫通孔を形成し、めっきにより貫通孔の内壁面に導通部(めっき層)を形成することによって形成される。
ところで、カーボンファイバ強化プラスチックのような導電性を有するコア部を備えるコア基板の場合には、単に基板に貫通孔を形成して貫通孔の内壁面にめっきを施すと、導通スルーホールとコア部とが電気的に短絡してしまう。このため、導電性を有するコア部を備えるコア基板に導通スルーホールを形成する際には、コア基板に導通スルーホールよりも大径の下孔を貫設し、下孔に絶縁性を有する樹脂を充填した後、下孔に導通スルーホールを貫通させて、導通スルーホールとコア部とが電気的に短絡しないようにしている(特許文献1、2参照)。
再表2004/064467号公報 特開2006−222216号公報 特開2001−203458号公報
コア基板を構成するコア部に設ける下孔をドリル加工によって形成した場合には、下孔の内壁面にバリが生じ、下孔に貫通させた導通スルーホールとコア部とが電気的に導通するおそれがある。このため、たとえば特許文献2においては、下孔の内壁面を絶縁層によって被覆し、導通スルーホールと導電性を備えるコア部とが電気的に短絡しないようにする方法がとられている。しかしながら、粗面となった下孔の内壁面を確実に絶縁層によって被覆することは必ずしも容易ではない。
また、コア基板はコア部の両面に配線層を積層して形成するが、コア部をカーボンファイバ強化プラスチックのような熱膨張係数が小さい材料によって形成した場合には、配線層の熱膨張係数がかなり大きいために、コア部と配線層との間に熱膨張係数の相違による大きな熱応力が作用し、コア部と配線層との界面で剥離が生じたりクラックが生じたりするという問題が発生する。このような問題を回避するには、コア部と配線層との接合強度を高める必要がある。
前述したように、導電性を有するコア部を備えたコア基板に導通スルーホールを形成するような場合には、基板に貫通孔を形成し、貫通孔の内壁面に電気的導通のためにめっき層を形成するといったことが行われる。このような工程を備える基板の製造工程においては、めっき層による電気的導通性を確保するためにめっき層を保護する必要がある。
本発明は、内壁面にめっき層が被着形成された貫通孔を備える基板の製造に好適に適用することができる基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、基板に貫通孔を形成する工程と、基板にめっきを施して、前記貫通孔の内壁面をめっき層により被覆する工程と、前記基板の表面にフォトレジストをラミネートし、該フォトレジストを露光および現像して、少なくとも前記貫通孔の平面領域を覆うレジストパターンを形成する工程と、該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程とを備え、前記レジストパターンを形成する工程においては、前記導体層を露出させる領域が、前記エッチング工程において前記導体層が側面エッチングされる量よりも、前記貫通孔の開口縁から離間して配置されるようにレジストパターンを形成することを特徴とする。
なお、基板に貫通孔を形成し、貫通孔の内壁面に導体層(めっき層)を形成する工程は、配線基板の製造工程においてしばしばなされる。本発明は、貫通孔の内壁面にめっき層を被着形成した後、基板の表面に形成されている導体層を所定パターンにエッチングする際に、貫通孔の内壁面に被着形成されためっき層を損傷しないようにエッチングする方法として利用される。
また、本発明は、前記基板は導電性を備えるコア部を備え、前記貫通孔は、導通スルーホールを貫通させる下孔として形成され、該下孔の内壁面を被覆する場合にも適用できる。
また、前記下孔の内壁面にめっき層を被着形成し、前記下孔に絶縁材を充填した後、該下孔に絶縁材が充填された基板の表面にフォトレジストをラミネートし、該フォトレジストを露光および現像して、少なくとも前記樹脂材が充填された下孔の平面領域を覆うレジストパターンを形成する工程と、該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程とを備え、前記レジストパターンを形成する工程においては、前記導体層を露出させる領域が、前記エッチング工程において前記導体層が側面エッチングされる量よりも、前記下孔の開口縁から離間して配置されるようにレジストパターンを形成することを特徴とする。この方法によれば、下孔の内壁面を被覆するめっき層がエッチング時に損傷することがなく、また、基板表面の導体層を所定パターンにエッチングすることによって、基板上に積層される配線層と基板との密着性が向上する。
また、前記レジストパターンを形成する工程において、前記下孔と下孔の外周縁に沿ってリング状に被覆するようにフォトレジストをパターニングすることにより、下孔の外周縁に沿ってリング状のランドが形成される。
また、前記下孔の内壁面をめっき層によって被覆することにより、下孔に導通スルーホールを貫通させた際に、導通スルーホールとコア部とが電気的に短絡することを防止することができる。
また、前記下孔の内壁面をめっき層により被覆する工程に続いて、前記めっき層を電源供給層とする電着法により、前記下孔の内壁面を絶縁被膜により被覆する工程を備え、該絶縁被膜によって内壁面が被覆された下孔に前記絶縁材を充填することにより、導通スルーホールとコア部との電気的短絡をさらに確実に防止することができる。また、本発明方法により、下孔の内壁面に絶縁被膜を被着した場合も、下孔の内壁面に被着するめっき層が損傷することを防止することができる。
また、前記下孔に絶縁材を充填する工程に続いて、基板の表面に無電解めっきを施す工程を備え、該無電解めっき層が被着形成された基板の表面にフォトレジストをラミネートしてレジストパターンを形成する工程を採用することにより、レジストパターンを除去する工程において、下孔に充填された絶縁材からレジストパターンを簡単に除去することができる。
また、本発明は、前記導体層をエッチングし、前記レジストパターンを除去した後、前記コア部の両面に配線層を積層して形成する工程を備え、前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、該貫通孔の内壁面にめっき層を被着形成して導通スルーホールを形成する工程を備える基板の製造工程にも適用できる。
また、前記導通スルーホールを形成する工程に続いて、前記貫通孔に樹脂を充填する工程と、基板の表面に被着形成された導体層を所定パターンにエッチングして、前記導通スルーホールを介して電気的に接続された配線パターンを基板の表面に形成する工程を備える基板の製造工程にも適用できる。
また、前記基板の製造方法により形成された基板の両面に、配線層を積層して配線基板を形成する工程を備えることにより、コア基板の両面に配線層が形成された配線基板が得られる。
前記配線基板は、ビルドアップ法により、前記基板の両面に配線層を積層して形成することができる。
また、前記コア部として、カーボンファイバを含有するプリプレグを複数枚重ね合わせ、加圧および加熱して平板体に形成したものを使用した場合は、基板の熱膨張係数を基板に搭載される半導体素子の熱膨張係数にマッチングさせることができ、信頼性の高い配線基板として提供することが可能となる。
本発明に係る基板の製造方法によれば、基板の表面の導体層をエッチングする際に貫通孔の内壁面を被覆するめっき層が損傷されることが防止でき、貫通孔の内壁面に設けためっき層による作用を確保することができる。また、基板の表面の導体層を所定パターンにエッチングすることによって基板と配線層との密着性を向上させることができ、基板と配線層との熱膨張係数がマッチングしていない場合でも、基板と配線層との界面が剥離したり、界面にクラックが生じるといった問題を回避することができる。
(コア基板の製造方法)
以下、本発明に係る基板の製造方法の実施の形態として、導電性を有するコア部を備えたコア基板の製造方法を例に説明する。
図1、2は、コア基板の導通スルーホールを貫通させる下孔を基板に形成し、ガス抜き穴を形成して下孔に絶縁材を充填するまでの工程を示す。
図1(a)は、カーボンファイバ強化プラスチックからなるコア部10の両面にプリプレグ12を介して銅箔14を接合し、平板体に形成した基板16を示す。コア部10は、カーボンクロスにエポキシ樹脂などの高分子材料を含浸させたプリプレグを4枚積層し、加熱および加圧して一体形成される。なお、コア部10を構成するカーボンファイバを含むプリプレグの積層数は任意に選択できる。
本実施形態では、長繊維カーボンファイバからなるカーボンファイバクロスを使用してコア部10を形成したが、カーボンファイバクロスの他に、カーボンファイバ不織布、カーボンファイバメッシュ等が使用できる。カーボンファイバの熱膨張係数は約0ppm/℃であり、カーボンファイバ強化プラスチックにおけるカーボンファイバの含有率、カーボンファイバに含浸させる樹脂、樹脂に混入させるフィラーの材料を選択することによってコア部10の熱膨張係数を調節することができる。本実施形態のコア部10の熱膨張係数は1ppm/℃程度である。
また、カーボンファイバ強化プラスチックからなるコア部10を備えるコア基板全体の熱膨張係数は、コア基板を構成する配線層、配線層間に介在させる絶縁層の熱膨張係数を選択することによって調節することができる。また、コア基板の両面にビルドアップ法等によって配線層を積層して形成される配線基板の熱膨張係数は、コア基板とその両面に形成される配線層(ビルドアップ層)の熱膨張係数を選択することによって調節することができる。半導体素子の熱膨張係数は約3.5ppm/℃である。配線基板の熱膨張係数をこれに搭載する半導体素子の熱膨張係数にマッチングさせることは容易に可能である。
図1(b)は、基板16に下孔18をあけた状態である。下孔18はドリル加工によって基板16を厚さ方向に貫通するように形成する。下孔18は後工程で形成する導通スルーホールの貫通孔よりも大径に形成する。本実施形態では、下孔18の孔径を0.8mmとし、導通スルーホールの孔径を0.35mmとした。下孔18はコア基板に形成する導通スルーホールの各々の平面配置位置に合わせて形成する。
下孔18をドリル加工によってあけると、ドリルの磨耗等によって下孔18の内壁面にばりが生じ、内壁面が粗面(凹凸面)になり、内壁面にコア部10の切粉11が付着して残留することがある。
カーボンファイバ強化プラスチックからなるコア部10の場合は、カーボンの切粉11が下孔18の内壁面に付着して残留し、この切粉11は導電性を有することから、切粉11が下孔18に充填する絶縁材としての樹脂20に混入すると、樹脂20の絶縁性が阻害され、導通スルーホールとコア部10とが電気的に短絡するという障害が生じる。
本実施形態においては、導通スルーホールとコア部10とが短絡しないように、基板16に下孔18をあけた後、基板16に無電解銅めっきおよび電解銅めっきをこの順に施し、下孔18の内壁面をめっき層19によって被覆する工程を採用する。基板16に無電解銅めっきを施すことによって、下孔18の内面の全面と、基板16の表裏面の全面に無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、下孔18の内面と、基板16の両面にめっき層19を形成することができる。無電解銅めっき層の厚さは0.5μm程度、電解銅めっき層の厚さは10〜20μm程度である。
このように、下孔18の内壁面をめっき層19によって被覆すると、下孔18の内壁面が平滑面になるから、下孔18に樹脂20を充填しやすくなり、樹脂20中にボイドが発生しにくくなって、ボイド部分で導通スルーホールとコア部10とが電気的に短絡することを防止することができる。また、下孔18に内壁面に付着した切粉11がめっき層19によって遮蔽され、下孔18の内壁面から剥離しにくくなって樹脂20の絶縁性が維持されるようになる。
ところで、下孔18に樹脂20を充填する工程では、樹脂20を熱硬化させるために加熱キュア工程を経過させるから、その際にコア部10を構成する樹脂中に含まれていた溶剤等から分解性のガスが発生し、製造工程中でコア部10に吸湿された水分が水蒸気として発生する。
加熱キュア工程で生じた分解性のガスや水蒸気は、なんらかの経路を経由してコア部10の外側に抜け出ようとするのであるが、めっき層19は、下孔18の内壁面を含む基板16の全表面を完全に被覆しているから、ガスの逃げ場がなく、下孔18の内壁面のめっき層19が膨れたり、基板16の表面の銅箔14、めっき層19が膨れるといった問題が生じる。めっき層19は下孔18の内壁面を平滑化し、下孔18の内壁面を被覆するという目的で設けているから、めっき層19に膨れが生じたりしてはその目的が達成されなくなる。
なお、基板16の下孔18の内壁面を含む表面の全体を、めっき層19あるいは銅箔14によって完全に被覆した構成は、下孔18に樹脂20を充填する工程での加熱の際に問題となるばかりでなく、基板16の両面にプリプレグを介して配線シートを加熱および加圧して配線層を形成する場合にも問題になる。
また、コア基板の両面にビルドアップ層を形成して配線基板とする場合には、製造工程中に加熱工程があるから、この場合にも、内層のコア部10あるいは基板から発生するガスによって銅箔14あるいはめっき層19が膨れるといった問題が起こり得る。
このため、本実施形態においては、コア部10から発生する分解性のガスあるいは水蒸気を抜け出させる経路を確保するために、基板16の表面にガス抜き穴140を形成する。図1(d)は基板16の表面にガス抜き穴140を形成するために、基板16の表面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像により、ガス抜き穴140を形成する部位を露出させたレジストパターン70を形成した状態を示す。
ガス抜き穴140は、基板16の表面を被覆する銅箔14および銅箔14に積層されためっき層19を部分的に穴あけし、コア部10の外面を被覆するプリプレグ12の表面を露出させてコア部10と外部とを連通させる経路を形成するためのものである。
ガス抜き穴140を形成する位置および大きさは適宜選択することが可能である。本実施形態においては、下孔18の内壁面でのめっき層19の膨れを避けることから、下孔18の近傍にガス抜き穴140を配置する構成としている。
本実施形態では、ガス抜き穴140と下孔18の開口縁との間隔Dを300〜350μmとしたが、ガス抜き穴140を配置する位置は、ガス抜き穴140をエッチングによって形成する際の側面エッチング量を考慮して決めればよい。
レジストパターン70をマスクとして基板16の表面の銅箔14およびめっき層19をエッチングする際の側面エッチング量は、エッチング時のエッチング液の回り込みによって生じるものであり、銅箔14およびめっき層19の厚さと、使用するエッチング液、エッチング液の噴射条件等のエッチング条件によって変動する。レジストパターン70を設計する際には、エッチング時にエッチング液が下孔18の内壁面にまで達しないように設定(距離Dを設定)すればよい。
図2(a)は、レジストパターン70をマスクとしてめっき層19と銅箔14とをエッチングしてガス抜き穴140を形成した状態を示す。ガス抜き穴140を形成した部位では、下層のプリプレグ12の表面が露出し、コア部10と基板16の外部とがガス抜き穴140を経由して連通し、コア部10と外部とを連通させる経路が形成される。
図3は、基板16の表面にガス抜き穴140を形成した状態を基板16の平面方向から見た状態を示す。基板16を貫通する下孔18が縦横方向に所定間隔で整列配置され、ガス抜き穴140は、下孔18の周縁近傍に、十字配置として各々4つ配置されている。ガス抜き穴140の底面にはプリプレグ12の表面が露出する。
ガス抜き孔140は下孔18の開口縁から距離D、離間した位置に配されている。ガス抜き穴140を下孔18の開口縁から離間させているのは、前述したように、銅箔14とめっき層19をエッチングする際に、下孔18の内壁面のめっき層19が侵されないようにするためである。基板16の表面はめっき層19である。図2(a)は、図3のA−A線断面図である。
基板16に形成する下孔18の配置は、縦横方向に整列した配置とする方法に限らず、任意の配置とすることができる。ガス抜き穴140も隣り合った下孔18の中間に複数配置することももちろん可能であり、下孔18の周囲に放射方向に配置したり、基板16の平面内で所定間隔で整列させて配置することもできる。
前述したように、下孔18の開口縁の近傍にガス抜き穴140を配置しているのは、下孔18近傍からのガス抜き作用を有効にするためである。下孔18の周囲以外に、基板16の表面に多数個のガス抜き穴140を形成すれば、コア部10からガスが抜けやすくなり、また、基板16の表面に多数の凹凸が形成されるから、基板16の表面に絶縁層を被着形成する際に、絶縁層と基板16との接合強度を増大させるといった作用効果が得られる。
図2(b)は、下孔18に絶縁材として樹脂20を充填した状態を示す。樹脂20はスクリーン印刷法あるいはメタルマスクを用いて下孔18に充填することができる。
下孔18に樹脂20を充填した後、加熱キュア工程により、樹脂20を硬化させる。本実施形態では、熱硬化型のエポキシ樹脂を使用し、樹脂20を加熱キュアする工程では、160℃程度に加熱する。基板16の表面にガス抜き穴140が形成されているから、加熱工程でコア部10から発生する分解性のガスあるいは水蒸気は、ガス抜き穴140から外部に排出され、めっき層19や銅箔14が膨らむといった障害を防止することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨し、樹脂20の端面を平坦化するとともに、基板16の表面と樹脂20の端面が面一となるように研磨加工する。
図4は、下孔18の内壁面をめっき層19によって被覆した後、さらに下孔18の内壁面を絶縁被膜21によって被覆する工程例を示す。図4(a)は、図2(a)に示した、下孔18をめっき層19によって被覆した状態を示す。
図4(b)は、めっき層19を電源供給層とする電着法によって下孔18の内壁面と基板16の表面に被着形成された銅箔14およびめっき層19の表面に絶縁被膜21を形成した状態を示す。めっき層19は下孔18の内壁面と基板16の表面全体に被着しているから、めっき層19を電源供給層とする電着法を適用することによって、下孔18の内面の全面と基板16の表面の全面に絶縁被膜21を被着させることができる。絶縁被膜21は、一例として、エポキシ樹脂の電着液中に基板16を浸漬し、めっき層19を直流電源に接続し、定電流法によって電着することができる。
この絶縁被膜21は、下孔18と導通スルーホールとの電気的短絡をさらに確実に防止するために設けるものである。
絶縁被膜21を基板16の表面および下孔18の内壁面に被着した後、乾燥処理および加熱処理を行って絶縁被膜21を硬化させる。絶縁被膜21の厚さは10〜20μmである。
図4(c)は、絶縁被膜21によって内壁面が被覆された下孔18に絶縁材として樹脂20を充填した状態を示す。下孔18に樹脂20を充填した後、加熱キュアによって樹脂20を熱硬化させる際にも、基板16の表面にガス抜き穴140が設けられていることから、コア部10から発生したガス、基板に吸湿された水分による水蒸気がガス抜き穴140から排出され、銅箔14、めっき層19および絶縁被膜21を膨らませるといった変形を生じさせることなく処理することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨して平坦面に加工する。この研磨加工の際に、基板16の表面の絶縁被膜21を研磨して除去し、基板16の表面と樹脂20の端面を面一にする。
なお、下孔18の内壁面をめっき層19によって被覆するのは、粗面となった下孔18の内壁面を円滑面とし、下孔18に樹脂20を充填する際にボイドを発生させないようにして、樹脂20中に生じたボイド部分で導通スルーホールと導電性を有するコア部10とが電気的に短絡することを防止するためである。めっき層19に積層してさらに絶縁被膜21によって被覆すると、下孔18の内壁面の平滑性がさらに良好になり、樹脂20の充填性が良好になるとともに、絶縁被膜21が下孔18と導通スルーホールとの間に介在することになって、コア部10と導通スルーホールとの電気的短絡をさらに確実に防止することができる。
コア基板は、図2(b)あるいは図4(c)に示したように、基板16に設けた下孔18に樹脂20を充填した後、基板16の両面に配線層を積層して形成し、下孔18に導通スルーホールを貫通させることによって形成される。
この場合に、基板16のコア部10の熱膨張係数と配線層の熱膨張係数に大きな開きがあると、基板16と配線層との界面が剥離したり、界面にクラックが生じたりする。このため、基板16と配線層との間には銅箔等の導体を介在させず、基板16の表面にプリプレグ(樹脂層)12を露出させ、配線層の絶縁層と基板16の絶縁層とを接合させるようにするのがよい。樹脂と銅箔との密着力と比較して樹脂同士の方がはるかに密着力が強いからである。
(導体層のエッチング工程)
図5は、このため、基板16の表面にドライフィルムレジスト(フォトレジスト)をラミネートし、下孔18の外周縁に沿って所定幅で銅箔14およびめっき層19を残すようにして基板16の表面から銅箔14とめっき層19とを除去する工程を示す。
図5(a)は、基板16に設けた下孔18に樹脂20を充填した後、基板16の表面に無電解銅めっきを施し、基板16の表面を無電解銅めっき層80によって被覆した状態を示す。
図5(b)は、無電解銅めっきを施した基板16の表裏面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像してレジストパターン72を形成した状態を示す。レジストパターン72は、下孔18の平面領域部分と、下孔18の開口縁に沿って所定幅で被覆するように形成する。
図5(c)は、レジストパターン72をマスクとして化学的エッチングを施し、基板16の表面で露出している部位の無電解銅めっき層80、めっき層19および銅箔14を除去した状態を示す。
レジストパターン72は下孔18の領域と下孔18の開口縁に沿って所定幅で被覆するように設けるから、レジストパターン72をマスクとしてエッチングすると、下孔18の周囲にリング状に銅箔14とめっき層19が残留する。
図5(d)は、下孔18の外周縁に沿って銅箔14とめっき層19が残留してランド142が形成された状態を示す。基板16の表面にはプリプレグ12が露出し、下孔18には樹脂20が充填されている。下孔18に充填された樹脂20の端面とランド142の端面(上面)とは面一になっている。
図5(a)に示す工程において、基板16の両面に無電解銅めっきを施したのは、銅箔14およびめっき層19をエッチングした後、レジストパターン72を除去する際に、下孔18に充填された樹脂20から容易にレジストパターン72のみを除去できるようにするためである。
すなわち、基板16の両面に無電解銅めっきを施さずに、基板16の両面にそのままドライフィルムレジストをラミネートすると、ドライフィルムレジストと樹脂20とは樹脂同士であるために密着力が強く、エッチング後にレジストパターン72を樹脂20から除去することが容易にできないためである。この場合に、ドライフィルムレジスト(レジストパターン72)を樹脂20から無理に引き剥がす、あるいは化学的に除去すると、樹脂20の端面に剥離の際に残渣が発生したり、樹脂20の端面が劣化するという問題が生じる。
これに対して、基板16の表面にあらかじめ無電解銅めっきを施してからドライフィルムレジストをラミネートする方法であれば、エッチング後にドライフィルムレジスト(レジストパターン72)を除去することは、剥離法によっても化学的に無電解銅めっき層80を溶解して除去する方法であっても簡単にできる。無電解銅めっきを施すことによって、樹脂20の端面とレジストパターン72との間に無電解銅めっき層80が介在し、無電解銅めっき層80が剥離層として作用するからである。
剥離用として使用する無電解銅めっき層の厚さは0.5μm〜1μm程度でよい。ドライフィルムレジストの剥離に用いる無電解めっき層としては、無電解銅めっき以外の金属めっきによることが可能であるが、めっきの容易性、エッチングの容易性から無電解銅めっきが有効に利用できる。
また、図5(b)に示すように、本実施形態では、基板16の両面にレジストパターン72を形成する際に、下孔18の外周縁に沿って幅wで銅箔14とめっき層19を残すようにドライフィルムをパターニングしている。このように、下孔18の外周縁に沿って銅箔14とめっき層19を残すようにしているのは、銅箔14とめっき層19をエッチングした際に、下孔18の内壁面を被覆するめっき層19がエッチングされないようにするためである。これは、下孔18の平面領域範囲のみをレジストパターン72によって被覆したのでは、銅箔14とめっき層19とをエッチングした際に、下孔18の内壁面にエッチング液が回り込み、下孔18の内壁面を被覆するめっき層19がエッチングされてしまう可能性があるからである。
図5(b)は、下孔18の外周縁から幅Wだけ張り出すようにして下孔18をレジストパターン72によって被覆した状態を示す。この状態で銅箔14とめっき層19を化学的にエッチングすると、ランド142は側面エッチングされる。この側面エッチングの量は、銅箔14とめっき層19の厚さ、使用するエッチング液、エッチング液の噴射圧等のエッチング条件によって異なるが、被エッチング層の厚さの70%程度が側面エッチング量となる。したがって、レジストパターン72を下孔18の外周縁から張り出させる量Wを設定する際には、この側面エッチング量を考慮して、エッチング時にエッチング液が下孔18の内壁面まで達しないように、下孔18の内壁面のめっき層19を保護するように設定する必要がある。
(配線層の形成工程)
図6、7は、上述した製造工程により、下孔18の外周縁にランド142が形成された基板の両面に配線層を形成し、次いで導通スルーホールを形成してコア基板を形成するまでの工程を示す。
図6(a)は、プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に位置合わせして配置した状態を示す。配線シート42は絶縁樹脂シート41の両面に配線パターン42aを形成したものである。配線シート42は、たとえばガラスクロスからなる絶縁樹脂シートの両面に銅箔を被着した両面銅張り基板の銅箔層を所定パターンにエッチングして形成される。
プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に、加熱および加圧することによりプリプレグ40、44を熱硬化させ、基板16に一体に配線層48を形成する(図6(b))。プリプレグ40、44はガラスクロスに熱硬化型の樹脂材料を含浸して形成され、未硬化状態で層間に介装して加熱および加圧することにより、各層間を電気的に絶縁した状態で配線層48を一体化する。
次に、配線層48が積層された基板16に導通スルーホールを形成するための貫通孔50を形成する。貫通孔50は、ドリル加工により、下孔18と同芯に、配線層48および基板16を厚さ方向に貫通させて形成する(図6(c))。貫通孔50は下孔18よりも小径に形成するから、貫通孔50の樹脂20を通過する部位では、樹脂20が貫通孔50の内壁面に露出する。
図7(a)は、貫通孔50を形成した後、基板に無電解銅めっきおよび電解銅めっきを施し、貫通孔50の内面に導通スルーホール52を形成した状態を示す。無電解銅めっきにより、貫通孔50の内面および基板の表面の全面に、無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、貫通孔50の内壁面の全面と基板の表面の全面にめっき層52aが被着形成される。貫通孔50の内壁面に形成されためっき層52aは基板の表裏面の配線パターンを電気的に接続する導通スルーホール52となる。
導通スルーホール52を形成した後、貫通孔50に樹脂54を充填し、蓋めっきを施した後、基板の表面に被着形成されている銅箔46、めっき層52a、蓋めっき層55を所定パターンにエッチングし、基板の表面に配線パターン56を形成してコア基板58が得られる(図7(b))。
コア基板58の表裏面に形成された配線パターン56は、導通スルーホール52を介して電気的に接続される。また、配線層48の内層に形成された配線パターン42aが適宜位置において導通スルーホール52に接続する。
コア基板58は、コア部10を含む基板16に形成した下孔18の内壁面にめっき層19が被着形成されたことにより、コア部10と導通スルーホール52とが電気的に短絡することが防止されている。
図8は、図4(c)に示した、下孔18の内壁面にめっき層19と絶縁被膜21とを積層した基板16を使用してコア基板58を製造した例を示す。
この場合も、図6、7に示した配線層48の形成方法とまったく同様に、基板16の両面に配線層48を積層して一体化することによってコア基板58を形成することができる。コア基板58の両面に配線パターン56が形成され、コア基板58の両面に形成された配線パターン56は導通スルーホール52を介して電気的に接続されている。
本実施形態のコア基板58では、コア部10に形成した下孔18の内壁面がめっき層19と絶縁被膜21とによって二重に積層され、下孔18の内側が絶縁被膜21であることから、下孔18に樹脂20を充填した際に、仮に樹脂20中にボイドが発生し、ボイド部分で導通スルーホール52に膨張部52bが生じたとしても、絶縁被膜21がめっき層19との間に介在することによって、導通スルーホール52とコア部10とが短絡することを確実に防止することが可能となる。
(配線基板)
配線基板はコア基板58の両面に、たとえばビルドアップ法により配線層を積層して形成することによって得られる。
図9は、図7(b)に示した、基板16の両面に、2層のビルドアップ層60a、60bを積層したビルドアップ層60を備える配線基板を示す。
1層目のビルドアップ層60aは、絶縁層61aおよび配線パターン62aと、下層の配線パターン56と配線パターン62aとを電気的に接続するビア63aとを備える。2層目のビルドアップ層60bは絶縁層61bおよび配線パターン62bとビア63bとを備える。
コア基板58の両面に形成されたビルドアップ層60の配線パターン62a、62bは導通スルーホール52およびビア63a、63bを介して電気的に導通される。
ビルドアップ層60は、一般的なビルドアップ法によって形成される。すなわち、コア基板58の両面にエポキシフィルム等の絶縁性樹脂フィルムをラミネートして絶縁層61aを形成し、レーザ加工により、ビア63aを形成するビア穴を底面でコア基板58の表面に形成されている配線パターン56が露出するように絶縁層61aに開口させる。
次に、デスミア処理によりビア穴の内面を粗化し、無電解銅めっきを施してビア穴の内面および絶縁層61aの表面に無電解銅めっき層を形成する。
次に、無電解銅めっき層の表面にフォトレジストを被着し、露光および現像操作により、無電解銅めっき層の配線パターン62aとなる部位を露出させたレジストパターンを形成する。
次いで、レジストパターンをマスクとして、無電解銅めっき層をめっき給電層とする電解銅めっきを施し、無電解銅めっき層が露出している部位に電解銅めっきを盛り上げ形成する。この工程で、ビア穴に電解銅めっきが充填され、ビア63aが形成される。
次に、レジストパターンを除去し、無電解銅めっき層の露出領域をエッチングして除去することにより、絶縁層61aの表面に配線パターン62aが形成される。
2層目のビルドアップ層60bについても、同様にして形成することができる。
配線層の最上層では、半導体素子を接続するための電極、あるいは外部接続端子を接合するための接続パッドをパターン形成し、外部に露出する電極あるいは接続パッドを除いて保護膜によって被覆する。外部に露出する電極あるいは接続パッドについては、金めっき等の所要の保護めっきが施される。
配線基板の製造方法には種々の方法がある。コア基板58の両面に形成する配線層の形成方法も上述した方法に限定されるものではない。
上記実施形態では、本発明の好適な適用例として、導電性を有するカーボンファイバ強化プラスチックからなるコア部10を備えるコア基板の製造方法に適用した例として説明した。本発明は、導電性を有するコア部を備えるコア基板の製造に適用する他、樹脂コアを備えるコア基板の製造工程においても同様に適用可能である。また、貫通孔の内壁面にめっき層を形成した後、当該めっき層がエッチングされないようにレジストパターンを形成する工程においては共通に本願発明方法を適用することができる。
基板に下孔とガス抜き穴を形成する工程を示す断面図である。 基板にガス抜き穴を形成し、下孔に樹脂を充填する工程を示す断面図である。 下孔とガス抜き穴の平面図である。 基板にガス抜き穴を形成し、下孔に樹脂を充填する他の工程を示す断面図である。 基板表面の導体層をエッチングする工程を示す断面図である。 コア基板の製造工程を示す断面図である。 コア基板の製造工程を示す断面図である。 コア基板の他の構成例を示す断面図である。 配線基板の断面図である。
符号の説明
10 コア部
11 切粉
12 プリプレグ
14 銅箔
16 基板
18 下孔
19 めっき層
20 樹脂
21 絶縁被膜
40、44 プリプレグ
41 絶縁樹脂シート
42 配線シート
42a 配線パターン
46 銅箔
48 配線層
50 貫通孔
52 導通スルーホール
52a めっき層
54 樹脂
56 配線パターン
58 コア基板
60、60a、60b ビルドアップ層
62a、62b 配線パターン
63a、63b ビア
70、72 レジストパターン
80 無電解銅めっき層
140 ガス抜き穴
142 ランド

Claims (11)

  1. 基板に貫通孔を形成する工程と、
    基板にめっきを施して、前記貫通孔の内壁面をめっき層により被覆する工程と、
    前記基板の表面にフォトレジストをラミネートし、該フォトレジストを露光および現像して、少なくとも前記貫通孔の平面領域を覆うレジストパターンを形成する工程と、
    該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程とを備え、
    前記レジストパターンを形成する工程においては、前記導体層を露出させる領域が、前記エッチング工程において前記導体層が側面エッチングされる量よりも、前記貫通孔の開口縁から離間して配置されるようにレジストパターンを形成することを特徴とする基板の製造方法。
  2. 前記基板は導電性を備えるコア部を備え、
    前記貫通孔は、導通スルーホールを貫通させる下孔として形成され、該下孔の内壁面をめっき層により被覆することを特徴とする請求項1記載の基板の製造方法。
  3. 前記下孔の内壁面をめっき層により被覆し、前記下孔に絶縁材を充填した後、
    該下孔に絶縁材が充填された基板の表面にフォトレジストをラミネートし、該フォトレジストを露光および現像して、少なくとも前記樹脂材が充填された下孔の平面領域を覆うレジストパターンを形成する工程と、
    該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程とを備え、
    前記レジストパターンを形成する工程においては、前記導体層を露出させる領域が、前記エッチング工程において前記導体層が側面エッチングされる量よりも、前記下孔の開口縁から離間して配置されるようにレジストパターンを形成することを特徴とする請求項2記載の基板の製造方法。
  4. 前記レジストパターンを形成する工程においては、前記下孔と下孔の外周縁に沿ってリング状に被覆するようにフォトレジストをパターニングすることを特徴とする請求項3記載の基板の製造方法。
  5. 前記下孔の内壁面をめっき層により被覆する工程に続いて、前記めっき層を電源供給層とする電着法により、前記下孔の内壁面を絶縁被膜により被覆する工程を備え、
    該絶縁被膜によって内壁面が被覆された下孔に前記絶縁材を充填することを特徴とする請求項3記載の基板の製造方法。
  6. 前記下孔に絶縁材を充填する工程に続いて、基板の表面に無電解めっきを施す工程を備え、該無電解めっき層が被着形成された基板の表面にフォトレジストをラミネートしてレジストパターンを形成することを特徴とする請求項3〜5のいずれか一項記載の基板の製造方法。
  7. 前記導体層をエッチングし、前記レジストパターンを除去した後、
    前記コア部の両面に配線層を積層して形成する工程を備え、
    前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、該貫通孔の内壁面にめっき層を被着形成して導通スルーホールを形成する工程を備えることを特徴とする請求項3〜6のいずれか一項記載の事を特徴とする。
  8. 前記導通スルーホールを形成する工程に続いて、
    前記貫通孔に樹脂を充填する工程と、
    基板の表面に被着形成された導体層を所定パターンにエッチングして、前記導通スルーホールを介して電気的に接続された配線パターンを基板の表面に形成する工程とを備えることを特徴とする請求項7記載の基板の製造方法。
  9. 請求項8記載の基板の製造方法により形成された基板の両面に、配線層を積層して配線基板を形成する工程を備えることを特徴とする基板の製造方法。
  10. ビルドアップ法により、前記基板の両面に配線層を積層して形成することを特徴とする請求項9記載の基板の製造方法。
  11. 前記コア部を形成する工程として、カーボンファイバを含有するプリプレグを複数枚重ね合わせ、加圧および加熱して平板体に形成する工程を備えることを特徴とする請求項2〜10のいずれか一項記載の基板の製造方法。
JP2007267179A 2007-10-12 2007-10-12 基板の製造方法 Expired - Fee Related JP5125389B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007267179A JP5125389B2 (ja) 2007-10-12 2007-10-12 基板の製造方法
US12/175,732 US8151456B2 (en) 2007-10-12 2008-07-18 Method of producing substrate
KR1020080077434A KR101072333B1 (ko) 2007-10-12 2008-08-07 기판의 제조 방법
CN2008101297293A CN101409983B (zh) 2007-10-12 2008-08-11 衬底的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267179A JP5125389B2 (ja) 2007-10-12 2007-10-12 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009099622A true JP2009099622A (ja) 2009-05-07
JP5125389B2 JP5125389B2 (ja) 2013-01-23

Family

ID=40532742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267179A Expired - Fee Related JP5125389B2 (ja) 2007-10-12 2007-10-12 基板の製造方法

Country Status (4)

Country Link
US (1) US8151456B2 (ja)
JP (1) JP5125389B2 (ja)
KR (1) KR101072333B1 (ja)
CN (1) CN101409983B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
WO2014034443A1 (ja) * 2012-08-31 2014-03-06 ソニー株式会社 配線基板及び配線基板の製造方法
DE102013224765A1 (de) * 2013-12-03 2015-06-03 Robert Bosch Gmbh Verfahren zur Via-Stift-Verfüllung
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
KR20220146907A (ko) * 2021-04-26 2022-11-02 삼성전기주식회사 인쇄회로기판
CN114501819B (zh) * 2022-02-21 2022-11-08 深圳市八达通电路科技有限公司 一种电路板的制造方法及电路板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120791A (ja) * 1990-09-12 1992-04-21 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JP2001210952A (ja) * 2000-01-27 2001-08-03 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2002064160A (ja) * 2000-08-21 2002-02-28 Sumitomo Metal Electronics Devices Inc 導体パターンの形成方法
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法
JP2007142348A (ja) * 2004-12-15 2007-06-07 Ibiden Co Ltd プリント配線板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
JP2001203458A (ja) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd 配線基板の製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
KR100722615B1 (ko) 2006-01-25 2007-05-28 삼성전기주식회사 플립칩 패키지 기판의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120791A (ja) * 1990-09-12 1992-04-21 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JP2001210952A (ja) * 2000-01-27 2001-08-03 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2002064160A (ja) * 2000-08-21 2002-02-28 Sumitomo Metal Electronics Devices Inc 導体パターンの形成方法
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2007142348A (ja) * 2004-12-15 2007-06-07 Ibiden Co Ltd プリント配線板
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20090094825A1 (en) 2009-04-16
JP5125389B2 (ja) 2013-01-23
KR20090037795A (ko) 2009-04-16
US8151456B2 (en) 2012-04-10
CN101409983A (zh) 2009-04-15
CN101409983B (zh) 2011-02-09
KR101072333B1 (ko) 2011-10-11

Similar Documents

Publication Publication Date Title
JP5125389B2 (ja) 基板の製造方法
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
JP2009099621A (ja) 基板の製造方法
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US9756735B2 (en) Method for manufacturing printed wiring board
JP2009099619A (ja) コア基板およびその製造方法
JP5284146B2 (ja) 多層配線基板、及びその製造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP5865771B2 (ja) 多層配線基板
CN105409334B (zh) 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP2019047063A (ja) プリント配線板およびその製造方法
JP4748281B2 (ja) 配線基板の製造方法及び配線基板
JP3973654B2 (ja) プリント配線基板の製造方法
JP2001257466A (ja) プリント配線基板の製造方法
JP2004179526A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Ref document number: 5125389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees