JPS61251190A - 多層厚膜配線基板の製造方法 - Google Patents
多層厚膜配線基板の製造方法Info
- Publication number
- JPS61251190A JPS61251190A JP9324385A JP9324385A JPS61251190A JP S61251190 A JPS61251190 A JP S61251190A JP 9324385 A JP9324385 A JP 9324385A JP 9324385 A JP9324385 A JP 9324385A JP S61251190 A JPS61251190 A JP S61251190A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thick film
- pattern
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ発明の技術分野〕
本発明は、ファインライン導体を有する厚膜配線基板の
製造方法に関する。
製造方法に関する。
［発明の技術的前ＩＩ］
従来、厚膜配線基板の導体パターンの形成は印刷によっ
て行なわれているが、近年電子機器の高性能化、小型化
の要求にともない、導体配線幅をより狭くしたり、多層
配線とすることが行なわれている。このようなファイン
ライン導体を有する厚躾多層配ｍ基板の製、進方法とし
ては、一般に第３図（ａ ）〜＜ｅ ＞に示すように、
まず下部導体２上の結晶化ガラスペースト等によって形
成された絶縁体３上へ、金製の導電膜４を全面印刷によ
り形成しく第３図（ａ））、ついでこの上にＵｖインキ
等のレジスト１ｌＩ５を形成しく第３図（ｂ））ついで
所定のパターンを有するフォトマスク６を介して露光し
く第３図（０） ） 、所定のレジストパターン７を形
成する（第３図（ｄ））。ついでヨウ化カリウム溶液等
でエツチング処理することにより厚膜多層配線基板が製
′Ｔ１されている（第３図（ｅ））。
て行なわれているが、近年電子機器の高性能化、小型化
の要求にともない、導体配線幅をより狭くしたり、多層
配線とすることが行なわれている。このようなファイン
ライン導体を有する厚躾多層配ｍ基板の製、進方法とし
ては、一般に第３図（ａ ）〜＜ｅ ＞に示すように、
まず下部導体２上の結晶化ガラスペースト等によって形
成された絶縁体３上へ、金製の導電膜４を全面印刷によ
り形成しく第３図（ａ））、ついでこの上にＵｖインキ
等のレジスト１ｌＩ５を形成しく第３図（ｂ））ついで
所定のパターンを有するフォトマスク６を介して露光し
く第３図（０） ） 、所定のレジストパターン７を形
成する（第３図（ｄ））。ついでヨウ化カリウム溶液等
でエツチング処理することにより厚膜多層配線基板が製
′Ｔ１されている（第３図（ｅ））。
［従来技術の問題点］
しかしながらこのような従来の厚膜配線基板の製造方法
では、導電膜を絶縁体上に全面印刷しているので、基板
表面の凹凸に起因する導ｉ！膜厚のばらつきによって導
体パターン形成後の導電膜厚が１枚の基板内で一定しな
い場合があったり、あるいは多層配線の場合には、導体
接続用に設けられた絶縁体層の通孔部の凹構造によって
エツチング時間の調節が困難となる場合があった。その
結果、得られた導体パターンが第４図に示すように８０
のようなオーバーエツチングとなったり、あるいは８１
のようなエツチング不足となったりしてパターン幅が一
定しない等の不都合点があり、このような不都合点は特
に多層配線の場合、エツチング不足の回数が多くなって
おり、かつ多層構造となっているので、製品の品質に大
きなｗ８ｗを与え、製造歩留りを大幅に低下させる原因
となっていた。
では、導電膜を絶縁体上に全面印刷しているので、基板
表面の凹凸に起因する導ｉ！膜厚のばらつきによって導
体パターン形成後の導電膜厚が１枚の基板内で一定しな
い場合があったり、あるいは多層配線の場合には、導体
接続用に設けられた絶縁体層の通孔部の凹構造によって
エツチング時間の調節が困難となる場合があった。その
結果、得られた導体パターンが第４図に示すように８０
のようなオーバーエツチングとなったり、あるいは８１
のようなエツチング不足となったりしてパターン幅が一
定しない等の不都合点があり、このような不都合点は特
に多層配線の場合、エツチング不足の回数が多くなって
おり、かつ多層構造となっているので、製品の品質に大
きなｗ８ｗを与え、製造歩留りを大幅に低下させる原因
となっていた。
さらに、導Ｔｉ膜を基板上に全面印刷しているので、エ
ツチングで除去される材料量は基板に付着する量の３倍
にものぼり、材料ロスも無視できないものがあった。
ツチングで除去される材料量は基板に付着する量の３倍
にものぼり、材料ロスも無視できないものがあった。
［発明の目的］
本発明は以上のような問題を解決するためになされたも
ので、品質的に安定し、かつ製造歩留りが向上した厚膜
配線基板の製造方法を提供することを目的とする。
ので、品質的に安定し、かつ製造歩留りが向上した厚膜
配線基板の製造方法を提供することを目的とする。
［発明の概要］
すなわち本発明の厚膜配線基板の製造方法は、絶縁基板
上に導電膜を設け、この導ｌ！躾上に所定のパターンの
レジスト層を形成し、これをエツチング処理液に浸漬し
て前記導電膜にレジスト層のパターンに対応するパター
ンを形成する厚膜配線基板の製造方法において、前記絶
縁基板上に設けられた導％ｆ膜は厚膜印刷によって所定
のパターンが予備形成されたものであることを特徴とす
る。
上に導電膜を設け、この導ｌ！躾上に所定のパターンの
レジスト層を形成し、これをエツチング処理液に浸漬し
て前記導電膜にレジスト層のパターンに対応するパター
ンを形成する厚膜配線基板の製造方法において、前記絶
縁基板上に設けられた導％ｆ膜は厚膜印刷によって所定
のパターンが予備形成されたものであることを特徴とす
る。
［発明の実施例］
以下本発明方法を図面を参照しながら説明する。
第１図（ａ）において、アルミナ製絶縁基板１上には金
導体層からなる第１導電膜２が形成され、そのうえには
上下導体層を接続すべき通孔部が形成された絶縁体３を
介して金導体層９が所定の設計パターンに沿って１対１
でスクリーン印刷されている。
導体層からなる第１導電膜２が形成され、そのうえには
上下導体層を接続すべき通孔部が形成された絶縁体３を
介して金導体層９が所定の設計パターンに沿って１対１
でスクリーン印刷されている。
ついでこの予備形成されたパターンは、通常のエツチン
グ技術によって仕上げ形成される。すなわち第１図（ｂ
）に示すように、パターンが予備形成された導′Ｒ膜上
に周知のレジスト液をスピナ等で塗布してレジスト１１
５を形成し、所定のパターンのフォトマスク６を介して
露光しく第１図（Ｃ））、所定のレジストパターン７を
形成する（第１図（ｄ））。ついでヨウ化カリウム溶液
等゛でエツチングする（第１図（ｅ））。
グ技術によって仕上げ形成される。すなわち第１図（ｂ
）に示すように、パターンが予備形成された導′Ｒ膜上
に周知のレジスト液をスピナ等で塗布してレジスト１１
５を形成し、所定のパターンのフォトマスク６を介して
露光しく第１図（Ｃ））、所定のレジストパターン７を
形成する（第１図（ｄ））。ついでヨウ化カリウム溶液
等゛でエツチングする（第１図（ｅ））。
このようにして形成された導体パターンは、第２図の８
２および８３に示すようにオーバーエツチング等がなく
、ｌ！厚も一定した良好なものであった。
２および８３に示すようにオーバーエツチング等がなく
、ｌ！厚も一定した良好なものであった。
［発明の効果］
本発明方法によれば、膜厚およびパターン幅の一定した
導体パターンが得られるので、製造歩留りが良好でしか
も品質の優れた厚膜配線基板を製造することが可能であ
る。また導電膜はあらかじめ導体パターンに沿って印刷
された後、エツチングされるので、材料ロスが少ないと
いう利点も有する。
導体パターンが得られるので、製造歩留りが良好でしか
も品質の優れた厚膜配線基板を製造することが可能であ
る。また導電膜はあらかじめ導体パターンに沿って印刷
された後、エツチングされるので、材料ロスが少ないと
いう利点も有する。
第１図は本発明方法の一実施例を示ず工程図、第２図は
そのエツチング後の基板の状態を示す拡大断面図、第３
図は従来・の厚膜配線基板の製造方法を示す工程図、第
４図はそのエツチング後の基板の状態を示す拡大断面図
である。 １・・・・・・・・・基板 ２・・・・・・・・・第１導ｍ膜 ３・・・・・・・・・絶縁体 ４．９・・・第２導７ｔｉｌ！ ５・・・・・・・・・レジスト層 ６・・・・・・・・・フォトマスク ７・・・・・・・・・レジストパターン８０．８１．８
２．８３ ・・・・・・・・・エツチング後の導′Ｒ膜第３図 第４図
そのエツチング後の基板の状態を示す拡大断面図、第３
図は従来・の厚膜配線基板の製造方法を示す工程図、第
４図はそのエツチング後の基板の状態を示す拡大断面図
である。 １・・・・・・・・・基板 ２・・・・・・・・・第１導ｍ膜 ３・・・・・・・・・絶縁体 ４．９・・・第２導７ｔｉｌ！ ５・・・・・・・・・レジスト層 ６・・・・・・・・・フォトマスク ７・・・・・・・・・レジストパターン８０．８１．８
２．８３ ・・・・・・・・・エツチング後の導′Ｒ膜第３図 第４図
Claims (3)
- （１）絶縁基板上に導電膜を設け、この導電膜上に所定
のパターンのレジスト層を形成し、これをエッチング処
理液に浸漬して前記導電膜にレジスト層のパターンに対
応するパターンを形成する厚膜配線基板の製造方法にお
いて、前記絶縁基板上に設けられた導電膜は厚膜印刷に
よつて所定のパターンが予備形成されたものであること
を特徴とする厚膜配線基板の製造方法。 - （２）厚膜配線基板は厚膜多層配線基板である特許請求
の範囲第１項記載の厚膜配線基板の製造方法。 - （３）導電膜は金ペーストによって形成されたものであ
る特許請求の範囲第１項または第２項記載の厚膜配線基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9324385A JPS61251190A (ja) | 1985-04-30 | 1985-04-30 | 多層厚膜配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9324385A JPS61251190A (ja) | 1985-04-30 | 1985-04-30 | 多層厚膜配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251190A true JPS61251190A (ja) | 1986-11-08 |
| JPH0337320B2 JPH0337320B2 (ja) | 1991-06-05 |
Family
ID=14077071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9324385A Granted JPS61251190A (ja) | 1985-04-30 | 1985-04-30 | 多層厚膜配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251190A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148166A (en) * | 1974-10-22 | 1976-04-24 | Nippon Electric Co | Tasohaisenkibanno seizohoho |
| JPS5522036A (en) * | 1978-07-28 | 1980-02-16 | Uurupuriitsu Kk | Pleats forming method and stencil |
| JPS5572100A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Method of manufacturing ceramic circuit board |
-
1985
- 1985-04-30 JP JP9324385A patent/JPS61251190A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148166A (en) * | 1974-10-22 | 1976-04-24 | Nippon Electric Co | Tasohaisenkibanno seizohoho |
| JPS5522036A (en) * | 1978-07-28 | 1980-02-16 | Uurupuriitsu Kk | Pleats forming method and stencil |
| JPS5572100A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Method of manufacturing ceramic circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337320B2 (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4289575A (en) | Method of making printed wiringboards | |
| US5109601A (en) | Method of marking a thin film package | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JPH0766552A (ja) | 配線基板の製造方法 | |
| JPS61251190A (ja) | 多層厚膜配線基板の製造方法 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH0669638A (ja) | プリント配線板のランド部構造 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPH066031A (ja) | プリント配線板の製造方法 | |
| JP2003504892A (ja) | プリント回路の製造 | |
| JPH066028A (ja) | プリント配線板の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH0152916B2 (ja) | ||
| JPS58147097A (ja) | 多層配線板の製造方法 | |
| JPS60175487A (ja) | はんだ層形成方法 | |
| JPS5823493A (ja) | 高密度プリント配線板の製造方法 | |
| JPS62299346A (ja) | 静電プリントヘツドの製造方法 | |
| JPS5978591A (ja) | プリント配線基板とその製造方法 | |
| JPS62150797A (ja) | 回路基板における導線の成形方法 | |
| JPS6388898A (ja) | 厚膜回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |