KR0161871B1 - 반도체장치의 금속선 제조방법 - Google Patents

반도체장치의 금속선 제조방법 Download PDF

Info

Publication number
KR0161871B1
KR0161871B1 KR1019950029209A KR19950029209A KR0161871B1 KR 0161871 B1 KR0161871 B1 KR 0161871B1 KR 1019950029209 A KR1019950029209 A KR 1019950029209A KR 19950029209 A KR19950029209 A KR 19950029209A KR 0161871 B1 KR0161871 B1 KR 0161871B1
Authority
KR
South Korea
Prior art keywords
metal
metal deposition
deposition mask
substrate
mask
Prior art date
Application number
KR1019950029209A
Other languages
English (en)
Other versions
KR970018390A (ko
Inventor
조창섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950029209A priority Critical patent/KR0161871B1/ko
Publication of KR970018390A publication Critical patent/KR970018390A/ko
Application granted granted Critical
Publication of KR0161871B1 publication Critical patent/KR0161871B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체장치의 금속선 제조방법에 관한 것으로, 금속증착용 마스크를 사용한 단순화된 공정에 의해 금속선을 제조하는 방법에 관한 것이다.
본 발명은 금속 중착장비에 금속 증착용 마스크를 장착하는 단계와, 기판을 상기 금속증착용 마스크 하부에 장착하는 단계, 상기 금속 증착용 마스크와 상기 기판을 정렬시키는 단계, 및 상기 금속 증착용 마스크를 이용하여 기판에 금속 증착장비에 금속 증착용 마스크를 장착하는 단계와, 기판을 상기 금속 증착용 마스크 하부에 장착하는 단계, 상기 금속 증착용 마스크와 상기 기판을 정렬시키는 단계, 및 상기 금속 증착용 마스크를 이용하여 기판에 금속을 선택적으로 증착하는 단계로 이루어지는 반도체장치의 금속선 제조방법을 선택적으로 증착하는 단계로 이루어지는 반도체장치의 금속선 제조방법을 제공한다.

Description

반도체장치의 금속선 제조방법
제1도는 종래의 반도체장치의 금속선 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 반도체장치의 금속선 제조방법을 도시한 공정순서도.
제3도는 본 발명에 의한 금속 증착용 마스크의 도시한 평면도.
제4도는 본 발명에 의한 금속 증착용 마스크의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 절연막
13 : 금속 증착용 마스크 14 : 금속선
본 발명은 반도체장치의 금속선(metalline) 제조방법에 관한 것으로, 특히 금속 증착시 금속 증착용 마스크를 사용한 단순화된 공정에 의해 금속선을 제조하는 방법에 관한 것이다.
반도체 제조공정중 금속선을 제조하는 종래의 기술을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)와 같이 소정의 절연막패턴(2)이 형성된 기판(1) 전면에 금속으로서, 예컨대 알루미늄(3)을 스퍼터링에 의해 증착한 후, 제1도(b)와 같이 포토레지스트(4)를 상기 증착된 알루미늄막상에 도포한 다음 이를 선택적으로 노광 및 현상하여 제1도(c)와 같이 소정의 포토레지스트패턴을 형성한다.
이어서 제1도(d)와 같이 상기 포토레지스트패턴(4)을 마스크로 이용하여 알루미늄막을 삭각하고 포토레지스트패턴을 제거함으로써 금속선(3)을 형성한다.
상기와 같은 종래의 금속선 제조기술에 있어서는 금속선을 포토레지스트를 사용한 사진식각공정에 의해 형성하기 때문에 TAT(Turn Around Time)증가, 제조원가 증가, 제조 장비의 증가에 따른 청정실(clean room) 레이아웃의 증가 및 공정상의 얼라인 문제와 금속선 식각시의 하부식각(under etch)/상부식각(over etch)등의 문제가 야기되어 제품의 특성에 나쁜 영향을 미친다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 금속 증착용 마스크를 이용하여 금속선을 형성함으로써 사진식각공정을 생략할 수 있도록 한 반도체장치의 금속선 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 금속선 제조방법은 금속 증착장비에 금속 증착용 마스크를 장착하는 단계와, 기판을 상기 금속 증착용 마스크 하부에 장착하는 단계, 상기 금속 증착용 마스크와 상기 기판을 정렬시키는 단계, 및 상기 금속 증착용 마스크를 이용하여 기판에 금속을 선택적으로 증착하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 금속선 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도(a)와 같이 금속(예컨대, 알루미늄) 증착용 스퍼터링장치(도시하지 않음)에 금속 증착용 마스크(13) 장착하고, 소정의 절연막패턴(12)이 형성된 기판(11)을 상기 금속 증착용 마스크(13) 하부에 놓은 다음, 얼라인키(align key)를 이용하여 제2도(a)에 도시된 바와 같이 정렬시킨다.
이어서 제2도(b)와 같이 알루미늄(14)을 스퍼터링에 의해 증착하게 되면 마스크 상부와 마스크에 의해 덮이지 않은 기판부분에 알루미늄막이 형성되게 된다.
다음에 임의의 두께만큼 알루미늄 증착이 완료된 후, 상기 금속 증착용 마스크 아래에 놓인 기판을 이동시키게 되면 제2도(c)와 같이 기판상에 알루미늄 금속선(14)이 형성되어 별도로 불필요한 금속을 제거하기 위해 사진식각공정을 수행할 필요가 없게 된다.
상기 금속 증착용 마스크는 제3도에 도시된 바와 같이 제작되는바, 마스크내의 패턴은 제품에 따라 구분되며 마스크의 사방에는 정렬용 얼라인키(Alignkey)(AK)가 형성되어 있다. 이 얼라인키에 의해 금속 증착용 마스크와 기판을 정렬시킬 수 있다.
한편, 금속선 형성을 위한 금속 증착시 금속증착용 마스크의 오픈(open)영역에 증착이 이루어져 이 오픈영역이 줄어들 수 있으므로 제4도에 도시된 바와 같이 마스크의 오픈영역 전면 엣지(A)에 경사(slope)를 주어 예방하고, 기판과 마스크를 분리할 때 형성된 금속선을 보호하기 위해 마스크의 오픈영역 후면 엣지(B)에도 경사를 형성하는 것이 바람직하다.
이상과 같이 본 발명은 반도체 제조공정중 금속선 제조기술에 있어서, 금속 증착용 마스크를 이용하여 금속을 증착함으로써 사진식각공정을 생략할 수 있다.
따라서 TAT감소, 제조원가 감소, 청정실 레이아웃 감소 및 사진식각공정으로부터 발생되는 제반 문제를 해소할 수 있게 된다.

Claims (4)

  1. 금속 증착장비에 금속 증착용 마스크를 장착하는 단계와, 기판을 상기 금속 증착용 마스크 하부에 장착하는 단계, 상기 금속 증착용 마스크와 상기 기판을 정렬시키는 단계, 및 상기 금속 증착용 마스크를 이용하여 기판에 금속을 선택적으로 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 금속선 제조방법.
  2. 제1항에 있어서, 상기 금속 증착용 마스크에 의해 덮이지 않은 기판부분에 금속막이 형성되는 것을 특징으로 하는 반도체장치의 금속선 제조방법.
  3. 제1항에 있어서, 상기 금속 증착용 마스크는 사방에 마스크와 기판과의 정렬을 위한 정렬용 얼라인키를 갖추고 있는 것을 특징으로 하는 반도체장치의 금속선 제조방법.
  4. 제1항에 있어서, 상기 금속 증착용 마스크는 오픈영역 전면 엣지부와 후면 엣지부에 각각 경사가 형성된 것을 특징으로 하는 반도체장치의 금속선 제조방법.
KR1019950029209A 1995-09-06 1995-09-06 반도체장치의 금속선 제조방법 KR0161871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029209A KR0161871B1 (ko) 1995-09-06 1995-09-06 반도체장치의 금속선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029209A KR0161871B1 (ko) 1995-09-06 1995-09-06 반도체장치의 금속선 제조방법

Publications (2)

Publication Number Publication Date
KR970018390A KR970018390A (ko) 1997-04-30
KR0161871B1 true KR0161871B1 (ko) 1999-02-01

Family

ID=19426276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029209A KR0161871B1 (ko) 1995-09-06 1995-09-06 반도체장치의 금속선 제조방법

Country Status (1)

Country Link
KR (1) KR0161871B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218115B1 (ko) * 2005-07-26 2013-01-18 주성엔지니어링(주) 쉐도우 마스크 및 이를 이용한 박막 증착 방법

Also Published As

Publication number Publication date
KR970018390A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
US5415920A (en) Patterned chromium barrier layer with flange-like structure
US20050183960A1 (en) Polymer film metalization
KR0161871B1 (ko) 반도체장치의 금속선 제조방법
JP2808674B2 (ja) 半導体装置の製造方法
JPH02262338A (ja) 半導体装置の製造方法
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR0138963B1 (ko) 금속배선 형성방법
KR0121559B1 (ko) 반도체 제조 방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR0184059B1 (ko) 반도체 소자의 금속배선 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR950010857B1 (ko) 배선 패턴 형성방법
KR100255156B1 (ko) 반도체 소자의 금속배선 형성방법
JP2737256B2 (ja) 半導体装置の製造方法
KR100248340B1 (ko) 반도체제조방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
JPH06104256A (ja) パターン形成方法
JPH03239331A (ja) 半導体装置の製造方法
KR910000277B1 (ko) 반도체 장치의 제조방법
JPH02142195A (ja) 薄膜配線形成方法
KR19990015058A (ko) 리프트 오프에 의한 멀티레이어 제조 공정
JPS6473718A (en) Manufacture of semiconductor integrated circuit device
JPH03127827A (ja) 半導体装置の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee