JPH06104256A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH06104256A JPH06104256A JP24954792A JP24954792A JPH06104256A JP H06104256 A JPH06104256 A JP H06104256A JP 24954792 A JP24954792 A JP 24954792A JP 24954792 A JP24954792 A JP 24954792A JP H06104256 A JPH06104256 A JP H06104256A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- resist pattern
- contrast enhancing
- enhancing film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】高解像レジストとコントラスト増強膜を組み合
わせた２層構造にすることにより、レジストパターンの
断面形状を逆テーパー形状にしリフトオフ法による金属
配線形成を容易にすること。 【構成】ウェハ１上に高解像レジストを塗布し、その上
にコントラスト増強膜３を塗布する。この状態で露光，
コントラスト増強膜３の除去、レジストの現像処理を行
なうと逆テーパー形状のレジストパターンが形成でき
る。その上から金属膜４を付け、その後レジストパター
ン２を除去すると金属膜４の配線パターンが形成され
る。 【効果】本発明によりリフトオフ法においてショート，
断線のない配線パターンを形成することが出来る。
わせた２層構造にすることにより、レジストパターンの
断面形状を逆テーパー形状にしリフトオフ法による金属
配線形成を容易にすること。 【構成】ウェハ１上に高解像レジストを塗布し、その上
にコントラスト増強膜３を塗布する。この状態で露光，
コントラスト増強膜３の除去、レジストの現像処理を行
なうと逆テーパー形状のレジストパターンが形成でき
る。その上から金属膜４を付け、その後レジストパター
ン２を除去すると金属膜４の配線パターンが形成され
る。 【効果】本発明によりリフトオフ法においてショート，
断線のない配線パターンを形成することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置等の素子製造
方法におけるパターン形成方法に関する。
方法におけるパターン形成方法に関する。
【０００２】
【従来の技術】半導体装置等の製造方法の中の金属配線
形成に使われるリフトオフ法は、露光装置によってレジ
ストパターンを形成した後、その上から金属膜を蒸着あ
るいはスパッタ法により付着させ、その後レジストパタ
ーンを除去する。その結果レジストパターンのなかった
部分に金属配線が形成される。
形成に使われるリフトオフ法は、露光装置によってレジ
ストパターンを形成した後、その上から金属膜を蒸着あ
るいはスパッタ法により付着させ、その後レジストパタ
ーンを除去する。その結果レジストパターンのなかった
部分に金属配線が形成される。
【０００３】
【発明が解決しようとする課題】レジストパターンが形
成されたその上から金属膜を付けるため、レジストパタ
ーンの断面形状はレジストパターン幅がパターンの下部
より上部の方が広い逆テーパー形状であることが要求さ
れる。しかし従来の単層レジストプロセスでは逆テーパ
ー形状のレジストパターンを安定して形成することは困
難であった。
成されたその上から金属膜を付けるため、レジストパタ
ーンの断面形状はレジストパターン幅がパターンの下部
より上部の方が広い逆テーパー形状であることが要求さ
れる。しかし従来の単層レジストプロセスでは逆テーパ
ー形状のレジストパターンを安定して形成することは困
難であった。
【０００４】
【課題を解決するための手段】本発明はレジストパター
ンを形成する手段としてウェハ上に高解像レジストを塗
布し、その上にコントラスト増強膜を塗布により形成す
る。その後露光装置による露光，コントラスト増強膜の
除去，レジストの現像を順次行ないレジストパターンを
形成させる。
ンを形成する手段としてウェハ上に高解像レジストを塗
布し、その上にコントラスト増強膜を塗布により形成す
る。その後露光装置による露光，コントラスト増強膜の
除去，レジストの現像を順次行ないレジストパターンを
形成させる。
【０００５】
【作用】高解像レジストはそれ単独でもほぼ垂直に近い
パターンを形成できるような高性能のレジストであり、
その上にコントラスト増強膜を付けて露光するとよりレ
ジストのコントラストが増強され逆テーパー形状のレジ
ストパターンが形成されることになる。
パターンを形成できるような高性能のレジストであり、
その上にコントラスト増強膜を付けて露光するとよりレ
ジストのコントラストが増強され逆テーパー形状のレジ
ストパターンが形成されることになる。
【０００６】
【実施例】本発明の一実施例を図１（ａ)，(ｂ)，
(ｃ)，(ｄ）により説明する。図１(ａ)に示したように
ウェハ１上に高解像レジスト２を塗布し、その上にコン
トラスト増強膜３を塗布により形成する。この状態で露
光，コントラスト増強膜３の除去，レジスト２の現像を
行なうと図１（ｂ）に示したように逆テーパー形状のレ
ジストパターン２が形成される。その上から図１（ｃ）
に示したように金属膜４を付け、レジストパターン２を
除去すると図１（ｄ）に示すようにウェハ１上に金属膜
４の配線パターンが形成される。
(ｃ)，(ｄ）により説明する。図１(ａ)に示したように
ウェハ１上に高解像レジスト２を塗布し、その上にコン
トラスト増強膜３を塗布により形成する。この状態で露
光，コントラスト増強膜３の除去，レジスト２の現像を
行なうと図１（ｂ）に示したように逆テーパー形状のレ
ジストパターン２が形成される。その上から図１（ｃ）
に示したように金属膜４を付け、レジストパターン２を
除去すると図１（ｄ）に示すようにウェハ１上に金属膜
４の配線パターンが形成される。
【０００７】本発明は、半導体素子，表面弾性波素子等
の微細加工を必要とする素子すべてに応用できるもので
ある。また露光装置としては、縮小投影露光装置等の高
解像の露光装置を使用すればより容易に逆テーパー形状
のレジストパターンが形成できる。
の微細加工を必要とする素子すべてに応用できるもので
ある。また露光装置としては、縮小投影露光装置等の高
解像の露光装置を使用すればより容易に逆テーパー形状
のレジストパターンが形成できる。
【０００８】
【発明の効果】以上本発明によれば、リフトオフ法によ
る配線形成時に発生するショート，断線等の不良を低減
できる。また今後のパターンの微細化にも対応できる。
る配線形成時に発生するショート，断線等の不良を低減
できる。また今後のパターンの微細化にも対応できる。
【図１】本発明の一実施例であるリフトオフ法の説明図
である。
である。
１…ウェハ、２…レジスト、３…コントラスト増強膜、
４…金属膜。
４…金属膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｖ
Claims (1)
- 【請求項１】半導体装置等の素子製造方法の中の金属配
線形成に使われるリフトオフ法において、レジストパタ
ーン形成を高解像レジストとコントラスト増強膜を組み
合わせた２層構造にしたことを特徴とするパターン形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24954792A JPH06104256A (ja) | 1992-09-18 | 1992-09-18 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24954792A JPH06104256A (ja) | 1992-09-18 | 1992-09-18 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104256A true JPH06104256A (ja) | 1994-04-15 |
Family
ID=17194619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24954792A Pending JPH06104256A (ja) | 1992-09-18 | 1992-09-18 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104256A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603261B1 (ko) * | 2002-09-10 | 2006-07-20 | 삼성코닝 주식회사 | 금속막의 패턴 형성방법 |
| US7084001B2 (en) | 2002-12-11 | 2006-08-01 | Oki Electric Industry Co., Ltd. | Method of forming film including a comb tooth patterning film |
| US20120263921A1 (en) * | 2010-09-29 | 2012-10-18 | Yager Thomas A | Optical lithography using graphene contrast enhancement layer |
-
1992
- 1992-09-18 JP JP24954792A patent/JPH06104256A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603261B1 (ko) * | 2002-09-10 | 2006-07-20 | 삼성코닝 주식회사 | 금속막의 패턴 형성방법 |
| US7084001B2 (en) | 2002-12-11 | 2006-08-01 | Oki Electric Industry Co., Ltd. | Method of forming film including a comb tooth patterning film |
| US20120263921A1 (en) * | 2010-09-29 | 2012-10-18 | Yager Thomas A | Optical lithography using graphene contrast enhancement layer |
| US8512936B2 (en) * | 2010-09-29 | 2013-08-20 | Empire Technology Development, Llc | Optical lithography using graphene contrast enhancement layer |
| US8773636B2 (en) | 2010-09-29 | 2014-07-08 | Empire Technology Development, Llc | Optical lithography using graphene contrast enhancement layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06104256A (ja) | パターン形成方法 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| US5895271A (en) | Metal film forming method | |
| JPH05144812A (ja) | 半導体装置の製造方法 | |
| KR0161871B1 (ko) | 반도체장치의 금속선 제조방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR0141176B1 (ko) | 웨이퍼의 엣지 처리방법 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPH04151827A (ja) | パターン形成方法 | |
| KR100251227B1 (ko) | 웨이퍼 엣지에서의 막질 적층 방법 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPH10178018A (ja) | 半導体装置の製造方法 | |
| JPH10214773A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH05281703A (ja) | パターン形成方法 | |
| JPH02125620A (ja) | パターン形成方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPH02142115A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH03241835A (ja) | 配線膜の形成方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 | |
| JPH03139840A (ja) | 半導体装置 |