JPH03139840A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03139840A JPH03139840A JP27924289A JP27924289A JPH03139840A JP H03139840 A JPH03139840 A JP H03139840A JP 27924289 A JP27924289 A JP 27924289A JP 27924289 A JP27924289 A JP 27924289A JP H03139840 A JPH03139840 A JP H03139840A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wire
- width
- etching mask
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 abstract description 32
- 239000000463 material Substances 0.000 abstract description 10
- 230000005856 abnormality Effects 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に細線パターンに関する
ものである。
ものである。
第４図および第５図は従来の半導体装置の細線パターン
の製造工程を順に示す斜、祖母および平面図である。ま
た、第６図は従来の半導体装置の細線パターンを製造す
る際に使用するレティクルのパターン図である。
の製造工程を順に示す斜、祖母および平面図である。ま
た、第６図は従来の半導体装置の細線パターンを製造す
る際に使用するレティクルのパターン図である。
第４図および第５図において、１は基板、２は被工・ノ
チング層、２Ａは被エツチング層２をエツチングして作
られた細線パターン、２ａは細線パターン２Ａ中央部の
線幅、２ｂは細線パターン２Ａ終端部の線幅、３はエツ
チングマスク材、３Ａはエツチングマスク材３をパター
ニングして作られたエツチングマスクパターン、３ａは
細線パターン２Ａ中央部に対応するエツチングマスクパ
ターン３Ａの線幅、３ｂは細線パターン２Ａ終端部に対
応するエツチングマスクパターン３Ａの線幅である。
チング層、２Ａは被エツチング層２をエツチングして作
られた細線パターン、２ａは細線パターン２Ａ中央部の
線幅、２ｂは細線パターン２Ａ終端部の線幅、３はエツ
チングマスク材、３Ａはエツチングマスク材３をパター
ニングして作られたエツチングマスクパターン、３ａは
細線パターン２Ａ中央部に対応するエツチングマスクパ
ターン３Ａの線幅、３ｂは細線パターン２Ａ終端部に対
応するエツチングマスクパターン３Ａの線幅である。
また第６図において、４はエツチングマスクパターン３
Ａをパターニングする際に使用するレティクル、５はレ
ティクル４上のデジタイズパターン、５ａはデジタイズ
パターン５中央部の線幅、５ｂはデジタイズパターン５
終端部の線幅である。
Ａをパターニングする際に使用するレティクル、５はレ
ティクル４上のデジタイズパターン、５ａはデジタイズ
パターン５中央部の線幅、５ｂはデジタイズパターン５
終端部の線幅である。
次に、従来の細線パターンについて、第４図（ａｌ〜（
Ｃ）、第５図（ａ）〜（Ｃ）、第６図を基に順を追って
説明する。
Ｃ）、第５図（ａ）〜（Ｃ）、第６図を基に順を追って
説明する。
例えばＳｉ（シリコン）からなる基板ｌの主表面上全面
に、例えばＡｌ−３ｉ（アルミニウムーシリコン）合金
からなる被エツチング層２を設け、さらにその上の全面
に、例えばフォトレジストからなるエツチングマスク材
３を設ける（第４図（ａ）、第５図（ａ）参照）。
に、例えばＡｌ−３ｉ（アルミニウムーシリコン）合金
からなる被エツチング層２を設け、さらにその上の全面
に、例えばフォトレジストからなるエツチングマスク材
３を設ける（第４図（ａ）、第５図（ａ）参照）。
次に、第６図に示すように、デジタイズパターン中央部
の線幅５ａとデジタイズパターン終端部の線幅５ｂとが
等しいレティクル４を用いて、エツチングマスク材３を
露光し、現像処理してパタニングし、エツチングマスク
パターン３Ａとする（第４図（ｂ）、第５図（ｂ））。
の線幅５ａとデジタイズパターン終端部の線幅５ｂとが
等しいレティクル４を用いて、エツチングマスク材３を
露光し、現像処理してパタニングし、エツチングマスク
パターン３Ａとする（第４図（ｂ）、第５図（ｂ））。
ここで、露光の際の光の干渉のために、細線パターン中
央部に対応するエツチングマスクパターン３Ａの線幅３
ａよりも、細線パターン終端部に対応する工・ノチング
マスクパターン３Ａの線幅３ｂの方が細くなっている。
央部に対応するエツチングマスクパターン３Ａの線幅３
ａよりも、細線パターン終端部に対応する工・ノチング
マスクパターン３Ａの線幅３ｂの方が細くなっている。
続いて、例えば反応性イオンエ・ノチング（ＲＩＥ）を
用いて全面をエツチングし、細線パターン２Ａを形成す
るわけであるが、細線パターン２Ａ中央部の線幅２ａよ
りも、細線パターン２Ａ終端部の９幅２ｂの方が、エツ
チングマスクパターン３の形状を反映して細くなってい
る（第４図（Ｃ）。
用いて全面をエツチングし、細線パターン２Ａを形成す
るわけであるが、細線パターン２Ａ中央部の線幅２ａよ
りも、細線パターン２Ａ終端部の９幅２ｂの方が、エツ
チングマスクパターン３の形状を反映して細くなってい
る（第４図（Ｃ）。
第５図（Ｃ）参照）。
このように、従来の細線パターンにおいては、細線パタ
ーン２Ａ中央部の線幅２ａよりも細線パターン２Ａ終端
部の線幅２ｂの方が細くなっていた。
ーン２Ａ中央部の線幅２ａよりも細線パターン２Ａ終端
部の線幅２ｂの方が細くなっていた。
半導体装置の微細化に伴い、非常に微細な細線パターン
を形成する必要がある。しかし、従来の半導体装置では
、細線パターン２Ａ終端部の線幅２ｂが細線パターン２
Ａ中央部の線幅２ａと比べて細いために、オープン不良
などの配線不良その他のパターン異常をもたらす原因と
なっていた。
を形成する必要がある。しかし、従来の半導体装置では
、細線パターン２Ａ終端部の線幅２ｂが細線パターン２
Ａ中央部の線幅２ａと比べて細いために、オープン不良
などの配線不良その他のパターン異常をもたらす原因と
なっていた。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、配線不良等のパターン異常のな
い半導体装置を得ることにある。
の目的とするところは、配線不良等のパターン異常のな
い半導体装置を得ることにある。
このような課題を解決するために本発明は、基板上、半
導体素子中または半導体素子上に設けられた細線パター
ンの終端部の線幅が中央部の線幅に等しくなるようにし
たものである。
導体素子中または半導体素子上に設けられた細線パター
ンの終端部の線幅が中央部の線幅に等しくなるようにし
たものである。
本発明による半導体装置においては、配線不良等のパタ
ーン異常は発生しない。
ーン異常は発生しない。
第１図および第２図は、本発明による半導体装置の一実
施例の製造工程を順に示す斜視図および平面図である。
施例の製造工程を順に示す斜視図および平面図である。
また、第３図は、本実施例を製造する際に使用するレテ
ィクルのパターン図である。
ィクルのパターン図である。
第１図および第２図において、１は基板、２は被エツチ
ング層、２Ａは被エツチング層２をエツチングして作ら
れた細線パターン、２ａは細線パターン２Ａ中央部の線
幅、２ｂは細線パターン２Ａ終端部の線幅、３はエツチ
ングマスク材、３Ａはエツチングマスク材３をパターニ
ングして作られたエツチングマスクパターン、３ａは細
線パターン２Ａ中央部に対応するエツチングマスクパタ
ーン３Ａの線幅、３ｂは細線パターン２Ａ終端部に対応
するエツチングマスクパターン３Ａの線幅である。
ング層、２Ａは被エツチング層２をエツチングして作ら
れた細線パターン、２ａは細線パターン２Ａ中央部の線
幅、２ｂは細線パターン２Ａ終端部の線幅、３はエツチ
ングマスク材、３Ａはエツチングマスク材３をパターニ
ングして作られたエツチングマスクパターン、３ａは細
線パターン２Ａ中央部に対応するエツチングマスクパタ
ーン３Ａの線幅、３ｂは細線パターン２Ａ終端部に対応
するエツチングマスクパターン３Ａの線幅である。
また第３図において、４はエツチングマスクパターン３
Ａをパターニングする際に使用するレティクル、５はレ
ティクル４上のデジタイズパターン、５ａはデジタイズ
パターン５中央部の線幅、５ｂはデジタイズパターン５
終端部の線幅である。
Ａをパターニングする際に使用するレティクル、５はレ
ティクル４上のデジタイズパターン、５ａはデジタイズ
パターン５中央部の線幅、５ｂはデジタイズパターン５
終端部の線幅である。
次に、本実施例について、第１図（ａ）〜（Ｃ）、第２
図＋８）〜（Ｃ）、第３図を基に順を追って説明する。
図＋８）〜（Ｃ）、第３図を基に順を追って説明する。
第１図（ａ）、第２図（ａｌに示す工程は、従来の製造
方法における工程（第４図（ａ）、第５図（ａ）の工程
）と全く同一であり、例えばＳｉ（シリコン）からなる
基板ｌの主表面上全面に、例えば約５０００人の厚さの
／ｌ−３ｉ（アルミニウムーシリコン）合金からなる被
エツチング層２を設け、さらにその上の全面に、例えば
約１μｍの厚さのフォトレジストからなるエツチングマ
スク材３を設ける。
方法における工程（第４図（ａ）、第５図（ａ）の工程
）と全く同一であり、例えばＳｉ（シリコン）からなる
基板ｌの主表面上全面に、例えば約５０００人の厚さの
／ｌ−３ｉ（アルミニウムーシリコン）合金からなる被
エツチング層２を設け、さらにその上の全面に、例えば
約１μｍの厚さのフォトレジストからなるエツチングマ
スク材３を設ける。
次に、第３図に示すように、例えばＣｒ（クロム）から
なるデジタイズパターン５中央部の線幅５ａよりも終端
部の線幅５ｂを約１０〜５０％太くしたレティクル４を
用いて、エツチングマスク材３を露光し、現像処理して
パターニングし、エツチングマスクパターン３Ａとする
（第１図（ｂ）。
なるデジタイズパターン５中央部の線幅５ａよりも終端
部の線幅５ｂを約１０〜５０％太くしたレティクル４を
用いて、エツチングマスク材３を露光し、現像処理して
パターニングし、エツチングマスクパターン３Ａとする
（第１図（ｂ）。
第２図（ｂ））。ここで、デジタイズパターン５中央部
の線幅５ａよりもデジタイズパターン５終端部の線幅５
ｂを太くしているので、露光の際の光の干渉のために細
線パターン中央部に対応するエツチングマスクパターン
３Ａの線幅３ａよりも細線パターン終端部に対応するエ
ツチングマスクパターン３Ａの線幅３ｂの方が細くなる
ということはない。
の線幅５ａよりもデジタイズパターン５終端部の線幅５
ｂを太くしているので、露光の際の光の干渉のために細
線パターン中央部に対応するエツチングマスクパターン
３Ａの線幅３ａよりも細線パターン終端部に対応するエ
ツチングマスクパターン３Ａの線幅３ｂの方が細くなる
ということはない。
続いて、例えば反応性イオンエツチング（ＲＩＥ）を用
いて全面をエツチングし、細線パターン２Ａを形成する
わけであるが、エツチングマスクパターン３Ａの形状を
反映するので、細線パターン２Ａ中央部の線幅２ａより
も細線パターン２Ａ終端部の線幅２ｂの方が細くなるこ
とはない。
いて全面をエツチングし、細線パターン２Ａを形成する
わけであるが、エツチングマスクパターン３Ａの形状を
反映するので、細線パターン２Ａ中央部の線幅２ａより
も細線パターン２Ａ終端部の線幅２ｂの方が細くなるこ
とはない。
以上説明したように本発明は、基板上、半導体素子中ま
たは半導体素子上に設けられた細線パターンの終端部の
線幅を中央部の線幅に等しくしたことにより、配線不良
等のパターン異常のない半導体装置が得られる効果があ
る。
たは半導体素子上に設けられた細線パターンの終端部の
線幅を中央部の線幅に等しくしたことにより、配線不良
等のパターン異常のない半導体装置が得られる効果があ
る。
第１図および第２図は本発明による半導体装置の一実施
例の製造工程を順に示す斜視図および平面図、第３図は
第１図および第２図の実施例を製造する際に使用するレ
ティクルのパターン図、第４図および第５図は従来の半
導体装置の製造工程を順に示す斜視図および平面図、第
６図は第４図および第５図の半導体装置を製造する際に
使用するレティクルのパターン図である。 １・・・基板、２・・・被エツチング層、２Ａ・・・細
線パターン、２ａ、２ｂ、３ａ、３ｂ・・−線幅、３・
Ｉソチングマスク材、３Ａ・・・エツチングマスクパタ
ーン。
例の製造工程を順に示す斜視図および平面図、第３図は
第１図および第２図の実施例を製造する際に使用するレ
ティクルのパターン図、第４図および第５図は従来の半
導体装置の製造工程を順に示す斜視図および平面図、第
６図は第４図および第５図の半導体装置を製造する際に
使用するレティクルのパターン図である。 １・・・基板、２・・・被エツチング層、２Ａ・・・細
線パターン、２ａ、２ｂ、３ａ、３ｂ・・−線幅、３・
Ｉソチングマスク材、３Ａ・・・エツチングマスクパタ
ーン。
Claims (1)
- 基板上、半導体素子中または半導体素子上に設けられ
た細線パターンの終端部の線幅が中央部の線幅に等しい
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27924289A JPH03139840A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27924289A JPH03139840A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139840A true JPH03139840A (ja) | 1991-06-14 |
Family
ID=17608422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27924289A Pending JPH03139840A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139840A (ja) |
-
1989
- 1989-10-25 JP JP27924289A patent/JPH03139840A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH031522A (ja) | レジストパターン形成法 | |
| US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
| JPH03139840A (ja) | 半導体装置 | |
| JPS62102531A (ja) | エツチング方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2666383B2 (ja) | 半導体装置 | |
| JP4390195B2 (ja) | パターニング方法 | |
| JPH06104256A (ja) | パターン形成方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS63146451A (ja) | 配線パタ−ン形成方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH02125620A (ja) | パターン形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS61270823A (ja) | 半導体装置の製造方法 | |
| KR20010026189A (ko) | 패드의 형성 방법 | |
| JPS63240550A (ja) | ホトマスク | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 | |
| JPH1012622A (ja) | 半導体装置の製造方法 | |
| JPS6239814B2 (ja) | ||
| JPS62155519A (ja) | ドライエツチング方法 | |
| JPS60253232A (ja) | 半導体装置の製造方法 | |
| JPS61255347A (ja) | ガラスマスクの製造方法 | |
| JPH04164313A (ja) | 半導体装置の製造方法 |