JPH02125620A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH02125620A JPH02125620A JP63279647A JP27964788A JPH02125620A JP H02125620 A JPH02125620 A JP H02125620A JP 63279647 A JP63279647 A JP 63279647A JP 27964788 A JP27964788 A JP 27964788A JP H02125620 A JPH02125620 A JP H02125620A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- insulating film
- metal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract 2
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 238000000059 patterning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板上の微細パターンの形成方法に関
し、特に通常の露光現像によるレジストパターンでは形
成でさないような微細パターンを形成することが可能な
方法に関するものである。
し、特に通常の露光現像によるレジストパターンでは形
成でさないような微細パターンを形成することが可能な
方法に関するものである。
第２図（ａ）〜（ａ）は従来の半導体基板上のパターン
形成方法を、工程を追って示す断面図であり、図におい
て（１１は半導体基板、（４）はレジストＢｓ （５ａ
）は金属膜、（５ｂ）は金属パターンである。
形成方法を、工程を追って示す断面図であり、図におい
て（１１は半導体基板、（４）はレジストＢｓ （５ａ
）は金属膜、（５ｂ）は金属パターンである。
次に形成方法について説明する。
第２図（ａ）に示すように半導体基板（１１Ｊ：ｉζレ
ジス） Ｂ （４）を塗布した後、所望の領域ｌｋ露光
、現像し、第２図（ｂ）のようなパターンを形成する。
ジス） Ｂ （４）を塗布した後、所望の領域ｌｋ露光
、現像し、第２図（ｂ）のようなパターンを形成する。
次に第２図（ｃ）のように金属膜（５ａ）を蒸着しリフ
トオフにより第２ＦＡ（ｄ）のような金属パターン（５
ｂ）を形成する。
トオフにより第２ＦＡ（ｄ）のような金属パターン（５
ｂ）を形成する。
従来のパターン形成方法は以上のようにレジストパター
ン幅により金属パターン幅が決定されるので、露光装置
、レジストなどにより支配されるレジストパターンの解
像限界以下の寸法の金属パターンは形成できなかった。
ン幅により金属パターン幅が決定されるので、露光装置
、レジストなどにより支配されるレジストパターンの解
像限界以下の寸法の金属パターンは形成できなかった。
この発明は上記のような問題点を解消するためになされ
たもので・レジストパターンの形成限界以下の寸法の金
属パターンを形成することを目的とする。
たもので・レジストパターンの形成限界以下の寸法の金
属パターンを形成することを目的とする。
この発明に係るパターン形成方法は、金属パタ−ンを加
工する際マスクとなるパターンを、２種のパターンの合
成パターンとし、それぞれを別工程で形成し、そのすき
間に発生する開口部に金属パターンを形成するようにし
たものである。
工する際マスクとなるパターンを、２種のパターンの合
成パターンとし、それぞれを別工程で形成し、そのすき
間に発生する開口部に金属パターンを形成するようにし
たものである。
この発明におけるパターン形成方法は、まず、第１のパ
ターンで、金属パターンを形成すべさ領域の片側を端部
に持つパターンを形成し、第２のパターンで第１のパタ
ーン端部より微小な間隔を持ち、かつその開口部内に第
１のパターン端部を有するようなパターンを形成するこ
とにより、１回のパターニングは比較的大さな開口部を
有してもそれを位置合わせにより合成することで、１回
のパターニングでは形成できないような微小なパターン
を形成することができる。
ターンで、金属パターンを形成すべさ領域の片側を端部
に持つパターンを形成し、第２のパターンで第１のパタ
ーン端部より微小な間隔を持ち、かつその開口部内に第
１のパターン端部を有するようなパターンを形成するこ
とにより、１回のパターニングは比較的大さな開口部を
有してもそれを位置合わせにより合成することで、１回
のパターニングでは形成できないような微小なパターン
を形成することができる。
以下、この発明の一実施例を図について説明する。
第１図（ａ）〜（ｇ）は半導体基板とのパターン形成方
法を工程を追って示す断面図である。
法を工程を追って示す断面図である。
図において＋１）は半導体基板、（２）は第１のパター
ンとなる絶縁膜、（３）は第１のパターン形成時マスク
となるレジストＡ、（４）は第２のパターンとなるレジ
ストＢ１（５ａ）は金属膜、（５ｂ）は金属パターンで
ある。
ンとなる絶縁膜、（３）は第１のパターン形成時マスク
となるレジストＡ、（４）は第２のパターンとなるレジ
ストＢ１（５ａ）は金属膜、（５ｂ）は金属パターンで
ある。
次に、形成方法について説明する。
第１図（ａ）に示すような半導体基板（１）主面上に！
；ｉＮ 、 Ｓ ｉＯＮなど絶縁膜（２）を１００ＯＡ
〜２０００Ａたい債し、第１のパターン加工時にマスク
となるレジストＡ （：（＋を露光現像により形成する
。
；ｉＮ 、 Ｓ ｉＯＮなど絶縁膜（２）を１００ＯＡ
〜２０００Ａたい債し、第１のパターン加工時にマスク
となるレジストＡ （：（＋を露光現像により形成する
。
次に第１図（ｂ）に示すようにレジストＡ（３）をマス
クとして絶縁膜＋２１ ｔ ＲＩＥ （Ｒｅａｃｔｉｖ
ｅ ｆａｎｅ Ｅｔｃｈｉｎｇ ）法などにより加工し
た後、レジストＡ（３）を除去する。次に第１図（Ｃ）
のようにレジストＢ（４）を塗布し、次いで第１図（ｄ
）のように絶縁膜（２）と微小な間隔を持ち、絶縁膜（
２）の端部が露出するように露光現像によりレジストＢ
（４） （［’加工する。
クとして絶縁膜＋２１ ｔ ＲＩＥ （Ｒｅａｃｔｉｖ
ｅ ｆａｎｅ Ｅｔｃｈｉｎｇ ）法などにより加工し
た後、レジストＡ（３）を除去する。次に第１図（Ｃ）
のようにレジストＢ（４）を塗布し、次いで第１図（ｄ
）のように絶縁膜（２）と微小な間隔を持ち、絶縁膜（
２）の端部が露出するように露光現像によりレジストＢ
（４） （［’加工する。
次に第１図（ｅ）に示すように、金属膜（５ａ）を蒸着
した後、レジストＢ（４）を除去し、第１図（ｆ）のよ
うなパターンを得る。更に、絶縁膜（２）を除去し第１
図（−のような金属パターン（５ｂ）を形成する。
した後、レジストＢ（４）を除去し、第１図（ｆ）のよ
うなパターンを得る。更に、絶縁膜（２）を除去し第１
図（−のような金属パターン（５ｂ）を形成する。
なお、上記実施例では第１のパターンに絶縁膜（２）を
用いたもの金示したが、第２のパターンに用いるレンズ
Ｂ（４）と相俗性がなければ、他のレジストを用いても
艮い。また絶縁膜（２）を最後に除去する方法を示した
が、絶縁膜（２）は除去しなくても良い。
用いたもの金示したが、第２のパターンに用いるレンズ
Ｂ（４）と相俗性がなければ、他のレジストを用いても
艮い。また絶縁膜（２）を最後に除去する方法を示した
が、絶縁膜（２）は除去しなくても良い。
以上のようにこの発明によれば、金属パターンを形成す
る際、マスクとなるパターンを別工程で形成するように
したので、ｌ工程で形成できる寸法の限界以下の微小な
金属パターンが形成できる。
る際、マスクとなるパターンを別工程で形成するように
したので、ｌ工程で形成できる寸法の限界以下の微小な
金属パターンが形成できる。
第１図（ａ）〜Ｑ）はこの発明の一実施例による半導体
基板上のパターン形成方法を工程を追って示す断面図、
第２図（ａ）〜（ｄ）は従来の半導体基板上のパターン
形成方法を工程を追って示す断面図である。 図においてが（１）は半導体基板、（２）は絶縁膜、（
３）はレジストＡ、（４）はレジストＢ、（５ａ）は金
属膜、（５ｂ）は金属パターンである。 なお図中、 同一符号は同一、 又は相当部分を示 す。
基板上のパターン形成方法を工程を追って示す断面図、
第２図（ａ）〜（ｄ）は従来の半導体基板上のパターン
形成方法を工程を追って示す断面図である。 図においてが（１）は半導体基板、（２）は絶縁膜、（
３）はレジストＡ、（４）はレジストＢ、（５ａ）は金
属膜、（５ｂ）は金属パターンである。 なお図中、 同一符号は同一、 又は相当部分を示 す。
Claims (1)
- 半導体基板上に、金属パターンを形成する方法において
、金属パターンを形成する際マスクとなるパターンを、
別工程において２種類形成し、２種類相互のパターンの
すき間により形成される開口部をマスクとして、金属パ
ターンを形成することを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279647A JPH02125620A (ja) | 1988-11-05 | 1988-11-05 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279647A JPH02125620A (ja) | 1988-11-05 | 1988-11-05 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125620A true JPH02125620A (ja) | 1990-05-14 |
Family
ID=17613896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279647A Pending JPH02125620A (ja) | 1988-11-05 | 1988-11-05 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135462A (ja) * | 2007-11-30 | 2009-06-18 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィによるダブルパターンニング方法 |
| US8048616B2 (en) | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
-
1988
- 1988-11-05 JP JP63279647A patent/JPH02125620A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135462A (ja) * | 2007-11-30 | 2009-06-18 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィによるダブルパターンニング方法 |
| US7935477B2 (en) | 2007-11-30 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench |
| US8048616B2 (en) | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02125620A (ja) | パターン形成方法 | |
| JPH0466345B2 (ja) | ||
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| KR970017208A (ko) | 박막 자기 헤드의 하부 자성층 패턴 형성 방법 | |
| JP2740292B2 (ja) | 半導体素子の製造方法 | |
| JPH0117247B2 (ja) | ||
| JPH0513409A (ja) | 半導体装置の製造方法 | |
| JPH0353522A (ja) | 垂直壁面のエッチング方法 | |
| JPH0330332A (ja) | パターン形成方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS61177720A (ja) | レジストパタ−ンの形成方法 | |
| JPS628511B2 (ja) | ||
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPS61272931A (ja) | パタ−ン形成方法 | |
| JPH01236630A (ja) | 微細パターンの形成方法 | |
| JPH0471331B2 (ja) | ||
| JPS62221114A (ja) | 半導体基板上突起物の除去方法 | |
| JPH0461314A (ja) | 半導体ウエハのパターン形成方法 | |
| JP2000286340A (ja) | ポリイミド膜の形成方法 | |
| JPS63257228A (ja) | 半導体装置の製造方法 |