JPH02142115A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02142115A JPH02142115A JP29570388A JP29570388A JPH02142115A JP H02142115 A JPH02142115 A JP H02142115A JP 29570388 A JP29570388 A JP 29570388A JP 29570388 A JP29570388 A JP 29570388A JP H02142115 A JPH02142115 A JP H02142115A
- Authority
- JP
- Japan
- Prior art keywords
- film
- width
- edge
- wafer
- edge peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000000428 dust Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明はウェハ周辺部に形成される膜の端部を加工す
るためのフォトレジスト工程を含む半導体装置の製造方
法に関する。
るためのフォトレジスト工程を含む半導体装置の製造方
法に関する。
〈従来の技術〉
従来、半導体装置の製造方法においては、フォトレジス
ト工程でウェハ周辺部に不要なレジストが残り易いので
、フォトレジスト工程を含む各層の加工工程において、
露光装置で光を集光してウェハ周辺部のみを一定強さ、
かつ一定幅で露光して、ウェハ周辺部に不要なレジスト
が残らないようにしている。すなわち、第3図(a)乃
至(d)に示すように、まずウェハ11上にS i O
を膜12を形成し、このSiOx膜12にレジスト13
を塗布して、ウェハ周辺部を一定幅で露光して領域13
aを剥離する。次に、第3図(e)に示すように金属膜
i4をウェハ全面に堆積する。続いて、第3図(f)に
示すようにレジスト15を塗布し、ウェハ周辺部を一定
幅で露光して、領域15aのレジストを除去して、第3
図(g)に示すように金属膜のパターンを形成する。次
に、金属膜14をエツチング後、第3図(h)に示すよ
うに、絶縁膜16を全面に堆積する。その後、第3図(
i)に示すようにレジスト17を塗布し、ウェハ周辺部
を一定幅で露光してレジスト17のエツジ領域17aを
剥離し、絶縁膜のパターンを形成する。続いて、第3図
(Dに示すように、絶縁膜をエツチングする。
ト工程でウェハ周辺部に不要なレジストが残り易いので
、フォトレジスト工程を含む各層の加工工程において、
露光装置で光を集光してウェハ周辺部のみを一定強さ、
かつ一定幅で露光して、ウェハ周辺部に不要なレジスト
が残らないようにしている。すなわち、第3図(a)乃
至(d)に示すように、まずウェハ11上にS i O
を膜12を形成し、このSiOx膜12にレジスト13
を塗布して、ウェハ周辺部を一定幅で露光して領域13
aを剥離する。次に、第3図(e)に示すように金属膜
i4をウェハ全面に堆積する。続いて、第3図(f)に
示すようにレジスト15を塗布し、ウェハ周辺部を一定
幅で露光して、領域15aのレジストを除去して、第3
図(g)に示すように金属膜のパターンを形成する。次
に、金属膜14をエツチング後、第3図(h)に示すよ
うに、絶縁膜16を全面に堆積する。その後、第3図(
i)に示すようにレジスト17を塗布し、ウェハ周辺部
を一定幅で露光してレジスト17のエツジ領域17aを
剥離し、絶縁膜のパターンを形成する。続いて、第3図
(Dに示すように、絶縁膜をエツチングする。
このようにして、ウェハ周辺部のレノストを一定幅で露
光して、不要なレジストを残さないようにしている。
光して、不要なレジストを残さないようにしている。
〈発明が解決しようとする課題〉
しかしながら、上記従来の半導体装置の製造方法では、
ウェハ周辺部に対する露光装置自体の露光幅はすべての
層のフォトレジスト工程について一定のまま行なわれて
いるので、露光装置に対するウェハの位置が各層の加工
工程で少しでもずれると、ウェハ周辺部の露光幅がばら
つく。そのため、前工程で形成された金属膜14を、こ
の露光幅がばらついたレジストに基づいてエツチングし
たとき、ウェハ端19と金属膜14の端14aとの距離
(本明細書ではエツジ剥離幅という。)がばらつく。同
様に絶縁膜16の端16aの位置もばらつく。したがっ
て上記第3図(j)および第4図の平面図に示すように
、前工程で形成された金属膜14の端部14aが次工程
で形成された絶縁膜i6の下から露出する。このように
露出した金属膜の端部14aは後の工程で傷みハガレを
生じ、またはゴミとなってウェハ表面に付着し、集積回
路素子の不良原因となる。
ウェハ周辺部に対する露光装置自体の露光幅はすべての
層のフォトレジスト工程について一定のまま行なわれて
いるので、露光装置に対するウェハの位置が各層の加工
工程で少しでもずれると、ウェハ周辺部の露光幅がばら
つく。そのため、前工程で形成された金属膜14を、こ
の露光幅がばらついたレジストに基づいてエツチングし
たとき、ウェハ端19と金属膜14の端14aとの距離
(本明細書ではエツジ剥離幅という。)がばらつく。同
様に絶縁膜16の端16aの位置もばらつく。したがっ
て上記第3図(j)および第4図の平面図に示すように
、前工程で形成された金属膜14の端部14aが次工程
で形成された絶縁膜i6の下から露出する。このように
露出した金属膜の端部14aは後の工程で傷みハガレを
生じ、またはゴミとなってウェハ表面に付着し、集積回
路素子の不良原因となる。
そこで、この発明の目的は、ウェハ周辺部に形成された
膜の端部が次工程の膜に覆われてしまい、ゴミの発生原
因とならないような半導体装置の製造方法を提供するこ
とにある。
膜の端部が次工程の膜に覆われてしまい、ゴミの発生原
因とならないような半導体装置の製造方法を提供するこ
とにある。
〈課題を解決するための手段〉
上記目的を達成するために、この発明は、フォトレジス
ト工程において、前工程で形成された膜のエツジ剥離幅
よりら次工程で形成される膜のエツジ剥離幅が狭くなっ
て、前工程で形成された膜の端部を次工程で形成された
膜の端部で覆うように、露光幅を変えることを特徴とし
ている。
ト工程において、前工程で形成された膜のエツジ剥離幅
よりら次工程で形成される膜のエツジ剥離幅が狭くなっ
て、前工程で形成された膜の端部を次工程で形成された
膜の端部で覆うように、露光幅を変えることを特徴とし
ている。
〈作用〉
ウェハ周辺部において所定のエツジ剥離幅が得られるよ
うにレジストは露光される。続いて前工程で形成された
膜か、この露光されたレジストをマスクとして、所定の
幅でエツジ剥離される。
うにレジストは露光される。続いて前工程で形成された
膜か、この露光されたレジストをマスクとして、所定の
幅でエツジ剥離される。
次いで、次工程の膜が形成された後、次のフォトレジス
ト工程において、上記次工程で形成された膜のエツジ剥
離幅が前工程で形成された膜のエツジ剥離幅よりも狭く
なる向きに露光幅を変える。
ト工程において、上記次工程で形成された膜のエツジ剥
離幅が前工程で形成された膜のエツジ剥離幅よりも狭く
なる向きに露光幅を変える。
このとき、露光幅の変化量は、露光装置に対するウェハ
の位置バラツキよりも大きくする。この露光幅の変化に
より、前工程のレノストのエツジ剥離幅よりも次工程の
レジストのエツジ剥11111幅が狭くなって、上記次
工程で形成された膜のエツジ剥離幅が前工程で形成され
た膜のエツジ剥離幅よりも狭くなる。したがって、上記
前工程で形成された膜の端部は、上記次工程で形成され
た膜の端部によって完全に覆れることになる。
の位置バラツキよりも大きくする。この露光幅の変化に
より、前工程のレノストのエツジ剥離幅よりも次工程の
レジストのエツジ剥11111幅が狭くなって、上記次
工程で形成された膜のエツジ剥離幅が前工程で形成され
た膜のエツジ剥離幅よりも狭くなる。したがって、上記
前工程で形成された膜の端部は、上記次工程で形成され
た膜の端部によって完全に覆れることになる。
〈実施例〉
以下、本発明の実施例を詳細に説明する。
第1図は本発明の半導体装置の製造方法の一実施例の各
工程のウェハ周辺部の概略断面図である。
工程のウェハ周辺部の概略断面図である。
本実施例は特に、フォトレジスト工程においてポジレジ
ストを使用し、A12(アルミニウム)やW(タングス
テン)等の金属膜の端部が剥がれないように、次工程の
絶縁膜の端部によって上記金属膜の端部を覆う製造方法
である。
ストを使用し、A12(アルミニウム)やW(タングス
テン)等の金属膜の端部が剥がれないように、次工程の
絶縁膜の端部によって上記金属膜の端部を覆う製造方法
である。
■ 第1図(a) 、 (b) 、 (c) 、 (d
)はウェハl上に5iO6膜2の下地S i Otパタ
ーンを形成し、S i O2膜2の端部2aを形成する
工程である。第1図(b)において、3wはウェハ周辺
部のレジスト3を露光により剥離した領域3aの内端と
ウエノ1端9との間のレジストのエツジ剥離幅である。
)はウェハl上に5iO6膜2の下地S i Otパタ
ーンを形成し、S i O2膜2の端部2aを形成する
工程である。第1図(b)において、3wはウェハ周辺
部のレジスト3を露光により剥離した領域3aの内端と
ウエノ1端9との間のレジストのエツジ剥離幅である。
S10.膜2の端部2aとウェハ端9との幅である下地
5ins膜のエツジ剥離幅2wは、エツチングにより上
記エツジ剥離幅3wに対応して形成される。
5ins膜のエツジ剥離幅2wは、エツチングにより上
記エツジ剥離幅3wに対応して形成される。
■ 次に、第1図(e)に示すように金属膜4をSiO
*膜2およびウェハlの全面に堆積する。
*膜2およびウェハlの全面に堆積する。
■ 次に第1図(f)に示すようにレジスト5を塗布し
、LS I(ラージ・スケール・インテグレーテッド・
サーキット)パターンを形成する。このとき、第1図(
f)に示すウェハ周辺部の露光幅を、第1図(b)に示
すエツジ露光幅3Wよりも広くし、エツジ剥離領域5a
のエツジ剥離幅5Wを第1図(b)のエツジ剥離幅3W
より広くする。すなわち、上記S i Oを膜2の端部
2aをそのエツジ剥離領域5aの中に含むようにする。
、LS I(ラージ・スケール・インテグレーテッド・
サーキット)パターンを形成する。このとき、第1図(
f)に示すウェハ周辺部の露光幅を、第1図(b)に示
すエツジ露光幅3Wよりも広くし、エツジ剥離領域5a
のエツジ剥離幅5Wを第1図(b)のエツジ剥離幅3W
より広くする。すなわち、上記S i Oを膜2の端部
2aをそのエツジ剥離領域5aの中に含むようにする。
■ 次に、第1図(h)に示すようにLSIパターンを
エツチング後、絶縁膜6をウェハ1の全面に堆積する。
エツチング後、絶縁膜6をウェハ1の全面に堆積する。
■ 次に、第1図(i)に示すように、絶縁膜6上にレ
ジスト7を塗布して、所定のマスクを用いて露光し、絶
縁膜パターンを形成する。このときエツジ剥離幅7wを
第1図Cf)に示すエツジ剥離幅5wよりも狭くする。
ジスト7を塗布して、所定のマスクを用いて露光し、絶
縁膜パターンを形成する。このときエツジ剥離幅7wを
第1図Cf)に示すエツジ剥離幅5wよりも狭くする。
このとき、狭くする変化量は、露光装置に対するウェハ
の位置のばらつきよりも大きくしておく。本実施例では
、上記エツジ剥離幅7wは上記下地5insの端部2a
にかからないようにしている。
の位置のばらつきよりも大きくしておく。本実施例では
、上記エツジ剥離幅7wは上記下地5insの端部2a
にかからないようにしている。
■ 次に、第1図(j)に示すように、絶縁膜6をエツ
チングして、絶縁膜の端部6aを上記エツジ剥離端7w
に対応する位置に形成する。つまり、絶縁膜の端部6a
を金属膜の端部4aよりらウェハ端9に近い側に形成す
る。
チングして、絶縁膜の端部6aを上記エツジ剥離端7w
に対応する位置に形成する。つまり、絶縁膜の端部6a
を金属膜の端部4aよりらウェハ端9に近い側に形成す
る。
以上の工程により、第2図に示すように前工程の金属膜
の端部4aを次工程の絶縁膜の端部6aで完全に覆うこ
とができる。これによって、ウェハ周辺部において、上
記金属膜4の端部4aは次工程以降絶縁膜6の端部6a
で保護されるので、剥れることがなく、ゴミとなること
も防止される。
の端部4aを次工程の絶縁膜の端部6aで完全に覆うこ
とができる。これによって、ウェハ周辺部において、上
記金属膜4の端部4aは次工程以降絶縁膜6の端部6a
で保護されるので、剥れることがなく、ゴミとなること
も防止される。
したがって、半導体装置の不良原因を取除くことができ
る。
る。
なお、上記実施例では金属膜4の端部を絶縁膜6の端部
で覆う製造方法について示したが、本発明の製造方法は
、上記の膜に限定されるものではない。また、フォトレ
ジスト工程においてポルシストを使用する場合について
示したが、ネガレジストを使用する場合についても、前
工程と次工程の露光幅の広狭関係を逆にすれば本発明が
適用されることは明らかである。
で覆う製造方法について示したが、本発明の製造方法は
、上記の膜に限定されるものではない。また、フォトレ
ジスト工程においてポルシストを使用する場合について
示したが、ネガレジストを使用する場合についても、前
工程と次工程の露光幅の広狭関係を逆にすれば本発明が
適用されることは明らかである。
〈発明の効果〉
以上の説明で明らかなように、本発明によれば、次工程
で形成されたエツジ剥離幅が、前工程で形成されたエツ
ジ剥離幅よりも狭くなるようにしているので、前工程で
形成された膜の端部を次工程で形成された膜の端部で覆
うことができる。したかって、本発明によれば、前工程
で形成された膜の端部を上記次工程およびその後の工程
において保護することができ、上記前工程で形成された
膜の端部は傷まず、剥がれることらない。その結果、ゴ
ミの発生を抑えることができ、半導体装置の不良原因を
取除くことができる。
で形成されたエツジ剥離幅が、前工程で形成されたエツ
ジ剥離幅よりも狭くなるようにしているので、前工程で
形成された膜の端部を次工程で形成された膜の端部で覆
うことができる。したかって、本発明によれば、前工程
で形成された膜の端部を上記次工程およびその後の工程
において保護することができ、上記前工程で形成された
膜の端部は傷まず、剥がれることらない。その結果、ゴ
ミの発生を抑えることができ、半導体装置の不良原因を
取除くことができる。
第1図(a)乃至(j)は本発明の半導体装置の一実施
例の各工程のウェハの概略断面図、第2図は本発明の実
施例における第1図(j)の状態の平面図、第3図(a
)乃至(コ)は従来の半導体装置の製造方法の各工程の
ウェハの概略断面図、第4図は従来の半導体装置の製造
方法における第3図(j)の状態の平面図である。 l ll・・・ウェハ、 2.12・・・下地5iOz膜、 2 a、 12 a−下地S s Oを膜の端部、2w
・・・下地5iOz膜のエツジ剥離幅、3.5.7・・
・レジスト、 3w、5w、7w・・・レジストのエツジ剥離幅、4.
14・・・金属膜、 4a、+4a・・・金属膜の端部、 6.16・・・絶縁膜、 6a、16a・・・絶縁膜の端部。
例の各工程のウェハの概略断面図、第2図は本発明の実
施例における第1図(j)の状態の平面図、第3図(a
)乃至(コ)は従来の半導体装置の製造方法の各工程の
ウェハの概略断面図、第4図は従来の半導体装置の製造
方法における第3図(j)の状態の平面図である。 l ll・・・ウェハ、 2.12・・・下地5iOz膜、 2 a、 12 a−下地S s Oを膜の端部、2w
・・・下地5iOz膜のエツジ剥離幅、3.5.7・・
・レジスト、 3w、5w、7w・・・レジストのエツジ剥離幅、4.
14・・・金属膜、 4a、+4a・・・金属膜の端部、 6.16・・・絶縁膜、 6a、16a・・・絶縁膜の端部。
Claims (1)
- (1)複数の膜の各々をフォトレジスト工程を経てエッ
ジ剥離する半導体装置の製造方法において、 フォトレジスト工程において、前工程で形成された膜の
エッジ剥離幅よりも次工程で形成される膜のエッジ剥離
幅が狭くなって、前工程で形成された膜の端部を次工程
で形成された膜の端部で覆うように、露光幅を変えるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29570388A JPH02142115A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29570388A JPH02142115A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02142115A true JPH02142115A (ja) | 1990-05-31 |
Family
ID=17824070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29570388A Pending JPH02142115A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02142115A (ja) |
-
1988
- 1988-11-22 JP JP29570388A patent/JPH02142115A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
JP3568514B2 (ja) | 面内寸法差の均一性改善方法 | |
JP2006041477A (ja) | 半導体装置の製造方法 | |
US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
US6426168B1 (en) | Method of inspecting photo masks | |
JP3717348B2 (ja) | ステンシルマスク製造方法 | |
JPH02142115A (ja) | 半導体装置の製造方法 | |
JPH0458167B2 (ja) | ||
KR20030000475A (ko) | 패턴 형성 방법 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
US6372658B1 (en) | Reducing contamination induced scumming, for semiconductor device, by ashing | |
JPH0831710A (ja) | 半導体装置の製造方法 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
JP2570709B2 (ja) | エツチング方法 | |
JPH06349728A (ja) | レジストパターンの形成方法 | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JPS62293721A (ja) | エツチング方法 | |
KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
JPH07240421A (ja) | 半導体装置の配線形成方法 | |
JPH06260382A (ja) | 半導体装置の製造方法 | |
JPH0282527A (ja) | 半導体装置の製造方法 | |
JPS5854631A (ja) | 半導体装置の製造方法 | |
JPH0677159A (ja) | 半導体集積回路装置の製造方法 | |
JP2005025061A (ja) | 半導体装置の製造方法及び半導体装置、半導体製造装置及びフォトマスク、パターン設計データ発生方法。 | |
JP2000114133A (ja) | 半導体装置の製造方法 |