KR100603261B1 - 금속막의 패턴 형성방법 - Google Patents

금속막의 패턴 형성방법 Download PDF

Info

Publication number
KR100603261B1
KR100603261B1 KR1020020054514A KR20020054514A KR100603261B1 KR 100603261 B1 KR100603261 B1 KR 100603261B1 KR 1020020054514 A KR1020020054514 A KR 1020020054514A KR 20020054514 A KR20020054514 A KR 20020054514A KR 100603261 B1 KR100603261 B1 KR 100603261B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
metal
metal film
seed layer
Prior art date
Application number
KR1020020054514A
Other languages
English (en)
Other versions
KR20040022921A (ko
Inventor
박현기
주규남
최귀석
Original Assignee
삼성코닝 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝 주식회사 filed Critical 삼성코닝 주식회사
Priority to KR1020020054514A priority Critical patent/KR100603261B1/ko
Publication of KR20040022921A publication Critical patent/KR20040022921A/ko
Application granted granted Critical
Publication of KR100603261B1 publication Critical patent/KR100603261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명에 따르면, 금속막의 패턴 형성방법이 개시된다. 상기 금속막의 패턴 형성방법은, 기판 상에 포토리지스트의 제1패턴을 형성하는 제1단계; 상기 제1패턴 상에 포토리지스트의 제2패턴을 형성하는 제2단계; 상기 제1,2패턴이 순차 형성된 기판 상에 시드층 형성용 금속물질로 금속 시드층을 형성하는 제3단계; 유기 용매를 사용하여 제2단계에서 형성된 제2패턴을 용해시켜 상기 제2패턴 및 상기 제2패턴 상에 형성된 시드층 형성용 금속물질을 분리하는 제4단계; 상기 금속 시드층이 형성된 기판 상에 막 형성용 금속물질로 금속막을 형성하는 제5단계; 및 유기 용매를 사용하여 제1단계에서 형성된 제1패턴을 용해시켜 상기 제1패턴 및 상기 제1패턴 상에 형성된 막 형성용 금속물질을 분리하는 제6단계;를 포함한다. 개시된 금속막의 패턴 형성방법에 의하면, 금속막의 패턴을 형성하기 위해 기판의 온도를 올릴 필요가 없다. 또한, 금속 시드층을 이용하여 금속막의 패턴을 형성할 때, 금속 시드층과 금속막 사이의 접착성 유지를 위해 별도의 금속을 필요로 하지 않으며, 금속 시드층의 형성 후 곧 바로 금속막의 패턴을 형성하는 것이 가능하기 때문에 공정효율이 증대된다.

Description

금속막의 패턴 형성방법{Pattern forming method of metal film}
도 1a 내지 도 1f는 종래 금속막의 패턴 형성방법을 나타낸 단면도,
도 2a 내지 도 2e는 본 발명에 따른 금속 시드층의 패턴 형성방법을 나타낸 단면도,
도 3a 내지 도 3f는 본 발명에 따른 금속막의 패턴 형성방법을 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
110...기판 121,122...포토레지스트
130...금속 시드층 140...금속막
M...포토 마스크
본 발명은 금속막의 패턴 형성방법에 관한 것으로서, 더욱 상세하게는 기판의 온도를 상승시키지 않고도 금속막의 패턴을 형성할 수 있고 금속 시드층의 패턴 형성 후 곧 바로 금속막의 패턴을 형성하는 것이 가능한 금속막의 패턴 형성방법에 관한 것이다.
일반적으로 가스방전 표시패널, 예를 들면 플라즈마 디스플레이 패널(Plasma Display Panel;PDP)은 전극간의 가스방전에 의해서 전자파가 발생한다. 이러한 전자파를 차폐하기 위해 PDP의 전면에 설치된 필터의 기판에 금속막을 패턴닝하여 전자파가 외부로 누설되지 않도록 하고 있다.
이와 같이 기판 상에 금속막을 패턴닝하는 종래의 금속막 패턴 형성방법을 나타낸 단면도가 도 1a 내지 도 1f에 도시되어 있다.
먼저, 도 1에 도시된 바와 같이, 예를 들면 진공증착방법 등에 의해 글라스(glass) 또는 PET 등과 같은 기판(10)상에 은(Ag) 또는 크롬(Cr) 등의 금속막(30)을 형성한다.
기판(10)상에 금속막(30)이 형성된 다음, 도 1b에 도시된 바와 같이, 상기 금속막(30)상에 포토레지스트(20)를 도포한다. 다만, 도 1b에서는 포토레지스트(20)의 일례로서 포지티브(positive) 포토레지스트를 도시하고 있다.
다음으로, 도 1c 및 도 1d에 도시된 바와 같이, 포토 마스크(M)를 통하여 원하는 영역을 노광하고 현상하여 포토레지스트(20)의 패턴을 형성한다.
포토레지스트(20)의 패턴이 형성된 다음, 도 1e에 도시된 바와 같이, 패턴화 된 포토레지스트(20)를 마스크로 이용하여 포토레지스트(20) 사이에 노출된 금속막(20)을 에칭(etching)한다.
끝으로, 도 1e에 도시된 바와 같이, 유기용매에 의해 포토레지스트(20)를 분리하여 금속막(30)의 패턴을 완성하게 된다.
그런데, 상기와 같은 종래 금속막의 패턴 형성방법에 있어서는, 기판(10)상 에 금속막(30)을 증착하기 위해 기판(10)의 온도를 상승시켜야 한다. 또한, 금속막(30)은 그 접착성을 유지하기 위해 티타늄(Ti) 등과 같은 금속을 포함하여야 한다. 더욱이, 기판(10)상에 금속막(30)을 증착한 후 금속막(30)의 패턴을 형성하기 위해 에칭하는 공정에 있어서 먼지 등의 이물질에 의해 포토레지스트(20)가 쉽게 손상되기 때문에 클린 룸(clean room)을 필요로 하게 된다.
따라서, 종래의 금속막 형성방법에 의하면, 공정이 번거로워서 공정효율이 저하되고 금속막의 패턴 불량이 자주 발생하게 되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 기판의 온도를 상승시키지 않고도 금속막의 패턴을 형성할 수 있고 금속 시드층의 패턴 형성 후 곧 바로 금속막의 패턴을 형성하는 것이 가능한 금속막의 패턴 형성방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 금속막의 패턴 형성방법은, 기판 상에 포토리지스트의 제1패턴을 형성하는 제1단계; 상기 제1패턴상에 포토리지스트의 제2패턴을 형성하는 제2단계; 상기 제1,2패턴이 순차 형성된 기판 상에 시드층 형성용 금속물질로 금속 시드층을 형성하는 제3단계; 유기 용매를 사용하여 제2단계에서 형성된 제2패턴을 용해시켜 상기 제2패턴 및 상기 제2패턴 상에 형성된 시드층 형성용 금속물질을 분리하는 제4단계; 상기 금속 시드층이 형성된 기판 상에 막 형성용 금속물질로 금속막을 형성하는 제5단계; 및 유기 용매를 사용하여 제1단계에서 형성된 제1패턴을 용해시켜 상기 제1패턴 및 상기 제1패턴 상에 형성된 막 형성용 금속물질을 분리하는 제6단계;를 포함한다.
여기서, 상기 제1패턴은 네거티브 포토레지스트에 의해 형성되고, 상기 제2패턴은 포지티브 포토레지스트에 의해 형성된 것이 바람직하다.
또한, 상기 금속 시드층은 증착방법에 의해 형성될 수 있다.
더욱이, 상기 금속막은 도금방법에 의해 형성될 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 따른 금속 시드층의 패턴 형성방법을 상세히 설명하도록 한다.
도 2a 내지 도 2e는 본 발명에 따른 금속 시드층의 패턴 형성방법을 나타낸 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 기판(110)상에 포토레지스트(121)를 도포한다. 다만, 도 2a에서는 상기 포토레지스트의 일례로서 네거티브(negative) 포토레지스트를 도시하고 있다.
기판(110)상에 포토레지스트(121)를 도포한 다음, 도 2b 및 도 2c에 도시된 바와 같이, 포토 마스크(M)를 통하여 원하는 영역을 노광하고 현상하여 포토레지스트(121)의 패턴을 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 포토레지스트(121)의 패턴이 형성된 기판(110)상에 시드층 형성용 금속물질로 금속 시드층(130)을 형성한다. 상기 금속 시드층(130)은, 바람직하게는, 증착방법에 의해 형성될 수 있다.
끝으로, 도 2e에 도시된 바와 같이, 유기 용매를 사용하여 포토레지스트(121)의 패턴을 용해시켜 포토레지스트(121)의 패턴 및 포토레지스트(121)의 패턴 상에 형성된 시드층 형성용 금속물질을 분리하여 금속 시드층(130)의 패턴을 완성하게 된다.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 따른 금속막의 패턴 형성방법을 상세히 설명하도록 한다.
도 3a 내지 도 3f는 본 발명에 따른 금속막의 패턴 형성방법을 나타낸 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 기판(110)상에 포토리지스트(121)의 제1패턴을 형성한다. 제1패턴을 형성하는 상기 포토리지스트(121)로는, 바람직하게는, 네거티브 포토레지스트를 사용할 수 있다. 그리고, 네거티브 포토레지스트의 패턴 형성방법은 도 2a 내지 도 2c에 도시된 패턴 형성방법과 동일하므로, 반복적인 설명은 생략한다.
기판(110)상에 포토레지스트(121)의 제1패턴을 형성한 다음, 도 3b에 도시된 바와 같이, 포토레지스트(121)의 제1패턴상에 포토레지스트(122)의 제2패턴을 형성한다. 제2패턴을 형성하는 포토레지스트(122)로는, 바람직하게는, 포지티브 포토레지스트를 사용할 수 있다. 그리고, 포지티브 포토레지스트의 패턴 형성방법은 도 1b 내지 도 1d에 도시된 패턴 형성방법과 동일하므로, 반복적인 설명은 생략한다.
기판(110)상에 제1,2패턴이 순차 형성된 다음, 도 3c에 도시된 바와 같이, 제1,2패턴이 순차 형성된 기판(110)상에 시드층 형성용 금속물질로 금속 시드층(130)을 형성한다. 여기서, 상기 금속 시드층(130)은 증착방법에 의해 형성 되는 것이 바람직하다.
다음으로, 유기 용매를 사용하여 포토레지스트(121)의 제1패턴 상에 형성된 제2패턴을 용해시켜 포토레지스트(122)의 제2패턴 및 포토레지스트(122)의 제2패턴 상에 형성된 시드층 형성용 금속물질을 분리한다.
그 다음으로, 상기 금속 시드층(130)이 형성된 기판(110)상에 막 형성용 금속물질로 금속막(140)을 형성한다. 여기서, 상기 금속막(140)은 도금방법에 의해 형성되는 것이 바람직하다.
끝으로, 유기 용매를 사용하여 포토레지스트(121)의 제1패턴을 용해시켜 포토레지스트(121)의 제1패턴 및 포토레지스트(121)의 제1패턴 상에 형성된 막 형성용 금속물질을 분리하여 금속막(140)의 패턴을 완성한다.
상술한 바와 같은 본 발명에 따른 금속막의 패턴 형성방법에 의하면 다음과 같은 효과가 있다.
첫째, 금속막의 형성시 포토레지스트의 패턴이 금속막을 지지하기 때문에 종래와 달리 금속막의 패턴을 형성하기 위해 기판의 온도를 상승시킬 필요가 없다.
둘째, 금속 시드층을 이용하여 금속막의 패턴을 형성할 때, 금속 시드층과 금속막 사이의 접착성 유지를 위해 티타늄(Ti)과 같은 별도의 금속을 필요로 하지 않는다.
셋째, 금속 시드층의 형성 후 곧 바로 금속막의 패턴을 형성하는 것이 가능하기 때문에 공정효율이 증대된다
넷째, 에칭공정이 없으므로, 낮은 정도의 클린 룸에서도 양호한 도금막의 패턴을 형성할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (4)

  1. 기판 상에 포토리지스트의 제1패턴을 형성하는 제1단계;
    상기 제1패턴 상에 상기 제1패턴과 동일한 패턴을 갖는 포토리지스트의 제2패턴을 형성하는 제2단계;
    상기 제1,2패턴에 의해 덮혀 있지 않은 기판 부분과 상기 제2패턴 상에 시드층 형성용 금속물질을 형성하는 제3단계;
    유기 용매를 사용하여 제2단계에서 형성된 제2패턴을 용해시켜 상기 제2패턴 및 상기 제2패턴 상에 형성된 시드층 형성용 금속물질을 분리함으로써 기판 상에 금속 시드층을 형성하는 제4단계;
    상기 금속 시드층과 상기 제1패턴 상에 막 형성용 금속물질을 형성하는 제5단계; 및
    유기 용매를 사용하여 제1단계에서 형성된 제1패턴을 용해시켜 상기 제1패턴 및 상기 제1패턴 상에 형성된 막 형성용 금속물질을 분리함으로써 상기 금속 시드층 상에 금속막을 형성하는 제6단계;를 포함하는 것을 특징으로 하는 금속막의 패턴 형성방법
  2. 제1항에 있어서,
    상기 제1패턴은 네거티브 포토레지스트에 의해 형성되고, 상기 제2패턴은 포지티브 포토레지스트에 의해 형성된 것을 특징으로 하는 금속막의 패턴 형성방법
  3. 제1항에 있어서,
    상기 금속 시드층은 증착방법에 의해 형성된 것을 특징으로 하는 금속막의 패턴 형성방법
  4. 제1항에 있어서,
    상기 금속막은 도금방법에 의해 형성된 것을 특징으로 하는 금속막의 패턴 형성방법
KR1020020054514A 2002-09-10 2002-09-10 금속막의 패턴 형성방법 KR100603261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020054514A KR100603261B1 (ko) 2002-09-10 2002-09-10 금속막의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020054514A KR100603261B1 (ko) 2002-09-10 2002-09-10 금속막의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20040022921A KR20040022921A (ko) 2004-03-18
KR100603261B1 true KR100603261B1 (ko) 2006-07-20

Family

ID=37326633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054514A KR100603261B1 (ko) 2002-09-10 2002-09-10 금속막의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100603261B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967945B1 (ko) * 2009-11-10 2010-07-06 (주)시그너스시스템 수배전반
KR102351958B1 (ko) * 2015-01-13 2022-01-17 삼성디스플레이 주식회사 박막 패턴의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104256A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd パターン形成方法
JP2000150419A (ja) * 1998-11-05 2000-05-30 Murata Mfg Co Ltd 金属膜の堆積方法、配線パターンの形成方法及び配線パターンの構造
JP2001127062A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 配線の形成方法
KR20020087691A (ko) * 2001-05-16 2002-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 전극 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104256A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd パターン形成方法
JP2000150419A (ja) * 1998-11-05 2000-05-30 Murata Mfg Co Ltd 金属膜の堆積方法、配線パターンの形成方法及び配線パターンの構造
JP2001127062A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 配線の形成方法
KR20020087691A (ko) * 2001-05-16 2002-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 전극 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법
KR102509639B1 (ko) * 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법

Also Published As

Publication number Publication date
KR20040022921A (ko) 2004-03-18

Similar Documents

Publication Publication Date Title
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
KR100326535B1 (ko) 플라즈마 디스플레이 패널의 전극 및 그 제조방법
KR20120085042A (ko) 박막증착용 쉐도우마스크 제조 방법
KR100603261B1 (ko) 금속막의 패턴 형성방법
CN109148490B (zh) 一种阵列基板及其制造方法和一种液晶显示面板
KR102235244B1 (ko) 박막 공정용 오픈 마스크 시트 및 제조 방법
JPH11298185A (ja) 透視性電磁波シールド材料とその製造方法
JPH11317161A (ja) プラズマディスプレイパネルの電極の構造及び形成方法
CN105177520B (zh) 膜厚调节器及其制造方法、调节方法、蒸镀设备
KR100642106B1 (ko) 디스플레이용 전자파 차폐판 및 그 제조방법
KR100295108B1 (ko) 플라즈마 디스플레이 패널용 전극 제조방법
JPH01221750A (ja) パターン形成又は修正方法
KR100456140B1 (ko) 플라즈마 디스플레이 패널의 전극제조방법
KR100352975B1 (ko) 플라즈마 디스플레이 패널의 전극 및 그 제조방법
KR20050004961A (ko) 쉐도우 마스크 제작 방법
JP3252236B2 (ja) 位相シフトマスクの製造方法および位相シフトマスク用ブランクスの製造方法
JP2004253334A (ja) プラズマディスプレイパネルの電極形成方法
JP2008103237A (ja) 機能素子の製造方法
CN214142506U (zh) 一种溅射工艺用的掩膜板
KR20040075496A (ko) Ｐｄｐ 전자파 차폐용 도전성 필터 제조방법
JP4378561B2 (ja) 電磁波シールド透明シート及びその製造方法
KR100444516B1 (ko) 플라즈마 디스플레이 패널의 제조방법
JPH0493948A (ja) フォトマスク
KR100756395B1 (ko) 전자파 차폐막의 제조방법 및 이에 사용되는 전자파차폐용 몰드기판의 제조방법 및 그 전자파 차폐용 몰드기판
KR100408029B1 (ko) 표시소자의 전극패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee