KR100408029B1 - 표시소자의 전극패턴 형성방법 - Google Patents

표시소자의 전극패턴 형성방법 Download PDF

Info

Publication number
KR100408029B1
KR100408029B1 KR10-2001-0042631A KR20010042631A KR100408029B1 KR 100408029 B1 KR100408029 B1 KR 100408029B1 KR 20010042631 A KR20010042631 A KR 20010042631A KR 100408029 B1 KR100408029 B1 KR 100408029B1
Authority
KR
South Korea
Prior art keywords
seed layer
electrode
etching
electrode pattern
metal electrode
Prior art date
Application number
KR10-2001-0042631A
Other languages
English (en)
Other versions
KR20030006742A (ko
Inventor
김경구
문원석
차홍래
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0042631A priority Critical patent/KR100408029B1/ko
Publication of KR20030006742A publication Critical patent/KR20030006742A/ko
Application granted granted Critical
Publication of KR100408029B1 publication Critical patent/KR100408029B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 표시소자의 전극패턴 형성방법에 관한 것으로, Cr 재질의 씨드층 상부에 형성된 금속전극에 음극을 연결하고, 상대전극에 양극을 연결한 다음 식각수용액에 침적시키고, 전원을 인가함으로써, 금속전극에서 환원반응을 일으킴과 아울러 씨드층에서 산화반응을 일으킴으로써, 침적식 식각을 통해 Cr 씨드층을 식각하는 경우에도 식각의 선택성이 높고, 빠른 식각속도를 구현할 수 있게 되어 대형 표시장치에 유리하게 적용할 수 있으며, 제조시간을 단축함과 아울러 고가의 장비 사용을 배제하여 비용을 절감할 수 있는 효과가 있다.

Description

표시소자의 전극패턴 형성방법{METHOD FOR FORMING ELECTRODE PATTERN OF DISPLAY}
본 발명은 표시소자의 전극패턴 형성방법에 관한 것으로, 특히 플라즈마 디스플레이 패널(plasma display panel : PDP)과 같은 대화면 표시장치에서 전극패턴을 형성하는 경우에 Cr 씨드층을 선택적으로 빠르게 식각할 수 있도록 한 표시소자의 전극패턴 형성방법에 관한 것이다.
일반적으로, 대화면 표시소자의 전극은 스퍼터링(sputtering), 스크린 인쇄(screen printing) 또는 도금 등의 방법을 통해 형성하고 있다.
상기 스퍼터링 방법을 이용하여 종래 표시소자의 전극패턴을 형성하는 예를 첨부한 도1a 내지 도1d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 유리기판(1) 상부에 제1씨드층(2)과 제2씨드층(3)을 순차적으로 형성한다. 이때, 제1씨드층(2)은 유리기판(1)과의 접착력을 향상시키기 위하여 Cr 이나 Ti 재질의 박막으로 형성하며, 이와같은 제1씨드층(2)의 저항값이 높기 때문에 저저항의 Cu 재질로 제2씨드층(3)을 형성한다.
그리고, 도1b에 도시한 바와같이 상기 제2씨드층(3)의 상부에 진공증착 방법을 통해 Cu 또는 Ag 재질의 금속전극층(4)을 수 ㎛ 정도의 두께로 형성한다.
그리고, 도1c에 도시한 바와같이 상기 금속전극층(4)의 상부에 감광성 수지층(5)을 도포하고, 전극패턴의 상부에만 잔류하도록 선택적으로 노광 및 현상하여 감광성 수지층(5)의 패턴을 형성한다.
그리고, 도1d에 도시한 바와같이 상기 감광성 수지층(5)의 패턴을 통해 선택적으로 노출된 금속전극층(4), 제2씨드층(3) 및 제1씨드층(2)을 순차적으로 식각한 다음 감광성 수지층(5)의 패턴을 제거한다.
그러나, 상기한 바와같은 스퍼터링 방법을 이용한 전극패턴의 형성은 진공증착 방법을 통해 금속전극층(4)을 수 ㎛ 정도의 두께로 형성함에 따라 많은 시간이 소요되며, 형성된 막의 스트레스를 제어하기 어렵고, 후속 식각에서의 손실이 많은 문제점이 있다.
한편, 상기 스크린 인쇄 방법을 이용하여 종래 표시소자의 전극패턴을 형성하는 예를 첨부한 도2a 및 도2b의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 패턴 형상의 마스크(12)를 통해 유리기판(11) 상에 전극용 페이스트(13)를 인쇄한다.
그리고, 도2b에 도시한 바와같이 상기 마스크(12)를 제거한 다음 소성시켜 금속전극층(14)을 형성한다.
그러나, 상기한 바와같은 스크린 인쇄 방법을 이용한 전극패턴의 형성은 전극용 페이스트(13)에 함유되는 유기 바인더나 유리 혼합물 등에 의해 형성된 금속전극층(14)의 비저항이 높아지며, 인쇄된 전극용 페이스트(13)를 금속전극층(14)으로 형성하기 위하여 소성시켜야 함에 따라 에너지 비용이 많이 들고, 소성에 따른 수축이 발생하여 마스크(12)의 패턴과 소성된 금속전극층(14)의 패턴이 일치하지 않는 문제점이 있다.
한편, 상기 도금 방법을 통해 종래 표시소자의 전극패턴을 형성하는 예를 첨부한 도3a 내지 도3d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도3a에 도시한 바와같이 유리기판(21) 상부에 제1씨드층(22)과 제2씨드층(23)을 순차적으로 형성한다. 이때, 제1씨드층(22)은 유리기판(21)과의 접착력을 향상시키기 위하여 Cr 이나 Ti 재질의 박막으로 형성하며, 이와같은 제1씨드층(22)의 저항값이 높기 때문에 저저항의 Cu 재질로 제2씨드층(23)을 형성한다.
그리고, 도3b에 도시한 바와같이 상기 제2씨드층(23)의 상부에 감광성 수지층(24)을 도포한 다음 전극패턴이 형성될 영역의 제2씨드층(23)이 노출되도록 선택적으로 노광 및 현상하여 감광성 수지층(24)의 패턴을 형성한다.
그리고, 도3c에 도시한 바와같이 노출된 제2씨드층(23) 상에 전기도금이나 무전해도금 등의 방법을 이용하여 금속전극(25)을 형성한다.
그리고, 도3d에 도시한 바와같이 상기 감광성 수지층(24)의 패턴을 제거한 다음 제2,제1씨드층(23,22)을 순차적으로 식각한다. 이때, Cr 재질의 제1씨드층(22)은 주로 분무식 식각이나 침적식 식각 방법을 사용하고 있다.
그러나, 상기한 바와같은 제1씨드층(22)의 식각에서 먼저, 분무식 식각의 경우에는 많은 에천트(etchant)가 요구되고, 고가의 장비가 요구되는 문제점이 있으며, 침적식 식각의 경우에는 장치구성이 비교적 간단하지만, 식각 선택성이 분무식 식각에 비하여 낮기 때문에 식각진행시 금속전극(25)의 손실이 발생하는 문제점이 있다.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 표시소자의 전극패턴을 형성하는 경우에 Cr 씨드층을 선택적으로 빠르게 식각할 수 있는 표시소자의 전극패턴 형성방법을 제공하는데 있다.
도1a 내지 도1d는 스퍼터링 방법을 이용하여 종래 표시소자의 전극패턴을 형성하는 예를 보인 수순단면도.
도2a 및 도2b는 스크린 인쇄 방법을 이용하여 종래 표시소자의 전극패턴을 형성하는 예를 보인 수순단면도.
도3a 내지 도3d는 도금 방법을 이용하여 종래 표시소자의 전극패턴을 형성하는 예를 보인 수순단면도.
도4a 내지 도4f는 본 발명의 일 실시예에 따른 표시소자의 전극패턴을 형성하는 예를 보인 수순단면도.
** 도면의 주요부분에 대한 부호의 설명 **
31:유리기판 32,33:제1,제2씨드층
34:감광성 수지층 35:금속전극
상기한 바와같은 본 발명의 목적을 달성하기 위한 표시소자의 전극패턴 형성방법은 기판 상에 씨드층을 형성한 다음 그 씨드층의 상부에 금속전극을 패터닝하는 공정과; 상기 금속전극에 음극(-)을 연결함과 아울러 상대전극에 양극(+)을 연결한 다음 식각수용액에 침적시키고, 전원을 인가함으로써, 상기 씨드층을 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이때, 상기 금속전극은 씨드층에 비해 이온화경향이 낮은 재질의 금속으로 형성하는 것이 바람직하다.
상기한 바와같은 본 발명에 의한 표시소자의 전극패턴 형성방법을 첨부한 도4a 내지 도4f의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도4a에 도시한 바와같이 유리기판(31) 상에 Cr 재질의 제1씨드층(32)과 Cu 재질의 제2씨드층(33)을 순차적으로 적층 형성한다. 이때, Cr 재질의 제1씨드층(32)은 유리기판(31)과 후술할 금속전극(35)의 접합 특성을 향상시키며, 이와같은 Cr 재질의 제1씨드층(32)은 저항값이 높기 때문에 박막으로 형성하고, 저저항값을 갖는 Cu 재질의 제2씨드층(33)을 형성하는 것이 바람직하다.
그리고, 도4b에 도시한 바와같이 상기 제2씨드층(33)의 상부에 감광성 수지층(34)을 도포한 다음 전극패턴이 형성될 영역의 제2씨드층(33)이 노출되도록 선택적으로 노광 및 현상하여 감광성 수지층(34)의 패턴을 형성한다.
그리고, 도4c에 도시한 바와같이 상기 Cu 재질의 제2씨드층(33)의 노출된 영역 상부에 Cu 석출을 통해 금속전극(35)을 형성한다.
그리고, 도4d에 도시한 바와같이 상기 잔류하는 감광성 수지층(34)의 패턴을 제거한다.
그리고, 도4e에 도시한 바와같이 상기 감광성 수지층(34)의 제거에 의해 노출된 Cu 재질의 제2씨드층(33)을 적절한 식각용액을 통해 식각한다.
그리고, 도4f에 도시한 바와같이 상기 금속전극(35)에 전원공급장치의 음극(-)을 연결함과 아울러 상대전극(미도시)에 전원공급장치의 양극(+)을 연결한 다음 염산 농도가 5% 내지 15%의 부피비를 갖는 식각수용액에 침적시키고, 전원을 인가함으로써, 상기 제2씨드층(33)의 제거에 의해 노출된 Cr 재질의 제1씨드층(32)을 선택적으로 제거한다. 이때, 금속전극(35)의 표면에서는 환원반응이 일어나며, 제1씨드층(32)의 표면에서는 산화반응이 일어나게 되어 제1씨드층(32)을 선택적으로 빠르게 제거할 수 있다.
상기한 바와같은 본 발명에 의한 표시소자의 전극패턴 형성방법은 침적식 식각을 통해 Cr 씨드층을 식각하는 경우에도 식각의 선택성이 높고, 빠른 식각속도를 구현할 수 있게 되어 대형 표시장치에 유리하게 적용할 수 있으며, 제조시간을 단축함과 아울러 고가의 장비 사용을 배제하여 비용을 절감할 수 있는 효과가 있다.

Claims (5)

  1. 기판 상에 Cr 재질의 제1 씨드층과 Cu 재질의 제2 씨드층을 적층 형성한 다음 그 제2 씨드층의 상부에 금속전극을 패터닝하고 제2 씨드층을 선택적으로 제거하는 공정과; 상기 금속전극에 음극(-)을 연결함과 아울러 상대전극에 양극(+)을 연결한 다음 식각수용액에 침적시키고, 전원을 인가함으로써, 상기 제1 씨드층을 선택적으로 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 표시소자의 전극패턴 형성방법.
  2. 제 1 항에 있어서, 상기 금속전극은 제1 씨드층에 비해 이온화경향이 낮은 재질의 금속으로 형성하는 것을 특징으로 하는 표시소자의 전극패턴 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 금속전극은 Cu 재질로 형성한 것을 특징으로 하는 표시소자의 전극패턴 형성방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 식각수용액은 염산 농도가 5% 내지 15%의 부피비를 갖는 묽은 염산용액인 것을 특징으로 하는 표시소자의 전극패턴 형성방법.
KR10-2001-0042631A 2001-07-14 2001-07-14 표시소자의 전극패턴 형성방법 KR100408029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042631A KR100408029B1 (ko) 2001-07-14 2001-07-14 표시소자의 전극패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042631A KR100408029B1 (ko) 2001-07-14 2001-07-14 표시소자의 전극패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20030006742A KR20030006742A (ko) 2003-01-23
KR100408029B1 true KR100408029B1 (ko) 2003-12-03

Family

ID=27715194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042631A KR100408029B1 (ko) 2001-07-14 2001-07-14 표시소자의 전극패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100408029B1 (ko)

Also Published As

Publication number Publication date
KR20030006742A (ko) 2003-01-23

Similar Documents

Publication Publication Date Title
EP1667510B1 (en) Method for manufacturing double-sided printed glass board
US5284548A (en) Process for producing electrical circuits with precision surface features
US4640739A (en) Process of producing galvanic layers of solder of precise contour on inorganic substrates
CN109254423B (zh) 一种铌酸锂电光器件厚膜导线电极的制作方法
KR20070106669A (ko) 회로기판 및 그 제조방법
KR20020006462A (ko) 범프가 부착된 배선회로기판 및 그 제조방법
JP2001068828A (ja) 配線基板及びその製造方法
JPS59215790A (ja) 印刷回路板の製造法
KR100408029B1 (ko) 표시소자의 전극패턴 형성방법
KR20010090726A (ko) 초광폭 평면 스크린용 채널 플레이트에 전극으로서의금속-인쇄 전도체를 부착하는 방법
JP2000228571A (ja) 金属転写フィルム
US20040245110A1 (en) Method of wiring formation and method for manufacturing electronic components
JPH10294548A (ja) プリント配線板の製造方法およびそれを用いたプリント配線板
JPH11195552A (ja) 薄型コンデンサとその製造方法
JP2907318B2 (ja) 電極埋設基板及びその製造方法
JP2004266078A (ja) 導体パターン形成方法
KR20030006743A (ko) 표시소자의 전극패턴 형성방법
KR940010437B1 (ko) 플렉시블 필름 인쇄회로 기판 및 제조방법
KR950000399B1 (ko) 인쇄회로 기판 형성방법
JP2825050B2 (ja) 多層配線基板
JPH07254534A (ja) 電子部品の外部電極形成方法
JPH09139564A (ja) 厚膜配線及びその形成方法
KR20020060345A (ko) 표시소자의 금속전극 형성방법
WO2003069967A1 (fr) Procede de production de substrat de circuit
JP2002261423A (ja) 配線形成方法及びそれを用いて製造した電子部品

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee