KR20020087691A - 플라즈마 디스플레이 패널의 전극 제조방법 - Google Patents

플라즈마 디스플레이 패널의 전극 제조방법 Download PDF

Info

Publication number
KR20020087691A
KR20020087691A KR1020010026618A KR20010026618A KR20020087691A KR 20020087691 A KR20020087691 A KR 20020087691A KR 1020010026618 A KR1020010026618 A KR 1020010026618A KR 20010026618 A KR20010026618 A KR 20010026618A KR 20020087691 A KR20020087691 A KR 20020087691A
Authority
KR
South Korea
Prior art keywords
electrode
display panel
plasma display
photoresist
seed layer
Prior art date
Application number
KR1020010026618A
Other languages
English (en)
Other versions
KR100404840B1 (ko
Inventor
민병국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0026618A priority Critical patent/KR100404840B1/ko
Publication of KR20020087691A publication Critical patent/KR20020087691A/ko
Application granted granted Critical
Publication of KR100404840B1 publication Critical patent/KR100404840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 제조방법에 관한 것으로, 특히 에칭 과정없이 전극을 형성할 수 있도록 한 플라즈마 디스플레이 패널의 전극 제조방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 전극 제조방법은 다수의 전극들을 구비하는 플라즈마 디스플레이 패널의 전극 제조방법에서, 유리기판 상에 포토레지스트를 코팅하는 단계와, 전극이 형성되는 부분의 포토레지스트를 노광 및 현상하여 제거하는 단계와, 유리기판 및 포토레지스트 상에 씨드 레이어를 증착하는 단계와, 전극이 형성되지 않는 부분의 포토레지스트를 제거하는 단계와, 씨드 레이어 상에 전도성 도금물질을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 전해 도금과정에서 에칭과정을 생략함으로써 공정의 단순화하며, 또한 전도성 도금재료의 부착성도 높일 수 있다.

Description

플라즈마 디스플레이 패널의 전극 제조방법{Method of Fabricating electrode in Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 제조방법에 관한 것으로, 특히 에칭 과정없이 전극을 형성할 수 있도록 한 플라즈마 디스플레이 패널의 전극 제조방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.
도 1은 통상적으로 교류(AC)형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 도시한다. PDP 셀은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과, 하부기판(12) 상에 순차적으로 형성되어진 데이터전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다. 상부기판(10)과 하부기판(12)은 격벽에 의해 평행하게 이격된다. 유지전극쌍(14, 16) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위하여 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지며 투명전극(14A, 16A)의 저항성분을 보상하기 위하여 금속전극(14B, 16B)으로 이루어진다. 이러한 유지전극쌍(14, 16)은 주사/유지 전극(14) 및 유지전극(16)으로 구성된다. 주사/유지 전극(14)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 공급되고, 유지전극(16)에는 유지신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 데이터전극(22)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 데이터전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 봉입되어진다.
이러한 구조의 PDP 셀은 데이터전극(22)과 주사/유지전극(14) 사이의 대향방전에 의해 선택된 후 유지전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.
이러한 PDP의 구동방법으로는 어드레스기간과 디스플레이기간, 즉 방전유지기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서는 한 프레임을 n비트 영상 데이터의 각 비트에 해당하는 n개의 서브필드로 분할하고, 각 서브필드를 다시 어드레스기간과 디스플레이기간으로 분할한다. 여기서, 각 서브필드의 어드레스기간은 동일하고 디스플레이 기간에 20:21:22:…:2n-1비율의 가중치를 부여하여 그 디스플레이 기간들의 조합에 의해 계조를 표현하게 된다.
이러한 플라즈마 디스플레이 패널의 전극 제조방법은 여러가지가 있지만, 대표적인 것으로 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함) 위에 구리-크롬-구리(Cr-Cu-Cr) 막을 형성하는 방법과, FODEL을 이용하여 전극을 형성하는 방법, 도금을 이용하는 방법이 있다.
FODEL법은 감광성 페이스트를 인쇄법과 같은 프로세스를 사용하여 감광성 후막을 유리기판 상에 인쇄하고 약 80℃의 온도에 20분동안 건조시킨다. 다음으로 포토공정을 이용하여 자외선을 노광시킨 후 탄산나트륨(Na2CO3) 수용액으로 현상을 하고, 소성과정을 거쳐 후막을 형성하게 된다.
이러한 FODEL법은 5∼6시간 동안 전극을 소성하는 과정을 거치기 된다. 즉, 전극을 소성하기 위해서는 많은 소성시간이 소요된다. 이는 전극의 소성으로 인한 전극의 수축현상이 발생된다. 이와 같은 단점을 극복하기 위하여 도금방법이 이용되고 있다.
플라즈마 디스플레이 패널의 전극 제조방법 중 도금방법은 전해 도금과 무전해 도금으로 나누어진다.
도 2는 전해도금방법을 순서대로 설명한 것을 나타낸다.
도 2를 참조하면, 먼저 유리기판(30) 상에 도 2a와 같이 도금 전극을 형성할 씨드 레이어(Seed Layer ; 32)가 형성된다. 씨드 레이어(32)는 도전성을 부여하기 위하여 2000Å 정도의 두께로 형성되는 구리(Cu)와, 구리(Cu)를 유리기판(30) 상에 접착하기 위하여 500 내지 2000Å 정도의 두께로 티타늄(Ti) 또는 크롬(Cr)으로 구성된다.
유리기판(30) 상에 씨드 레이어(32)가 형성된 후, 도 2b와 같이 씨드 레이어(32) 상에 포토 레지스트(Photo Resist ; 이하 "PR"라 함, 34)를 코팅한다. PR(34)은 스핀 코팅(Spin Coating) 방식에 의해 형성된다.
PR 코팅 후 도 2c와 같이 전극이 형성될 부분을 노광하고, 노광된 부분을 현상하여 PR(34)을 패터닝하게 된다.
패터닝한 후 도 2d와 같이 은(Ag) 또는 구리(Cu) 등의 전도성 물질이 씨드 레이어(32) 상에 도금되어, 도금전극(36)을 형성하게 된다. 이때 도금전극(36)의 두께는 약 10㎛정도로 형성된다.
도금이 끝난 후에는 도 2e와 같이 아세톤(Aceton)을 이용하여 도금전극(36)이 형성된 부분만 남도록 PR을 제거한다. PR이 제거되면 도 2f와 같이 습식 에칭(Wet etching)을 통하여 도금전극(36)이 형성되지 않는 부분의 씨드 레이어(32)를 제거한다. 이로써 전해도금방법에 의한 PDP의 전극이 형성되게 된다.
이때 도금전극(36)이 형성되지 않는 부분의 씨드 레이어(32)를 에칭시 구리(Cu)는 염화철(FeCl3) 또는 질산(HNO3), 티타늄(Ti)은 불산(HF), 크롬(Cr)은 염산(HCl)에 의해 에칭된다.
그러나 이와 같은 전해 도금방법은 씨드 레이어(32)를 에칭하여야 하는 불편이 있으며, 씨드 레이어(32)를 에칭할 때 전극의 밑단이 식각되는 언더-컷(Under-Cut) 현상이 발생되는 문제점이 있게 된다.
도 3은 무전해 도금 방법을 순차적으로 설명하는 것을 나타내었다.
도 3을 참조하면, 먼저 유리기판(40) 상에 스핀코팅방식에 의하여 PR(42)을 코팅한다. PR 코팅 후 도 3b와 같이 전극이 형성될 부분을 노광하고, 노광된 부분을 현상하여 PR(42)을 패터닝하게 된다.
PR 패터닝 후 도 3c와 같이 패터닝된 부분의 유리기판(40)을 에칭하여 유리기판 에칭부(44) 표면을 거칠게 한다. 이는 형성될 전극과 유리기판 에칭부(42)의 접착력을 높이기 위해서이다.
에칭(Etching)은 스퍼터링 에칭이 이용되기도 하고, 습식 에칭이 이용되기도한다.
다음으로 도 3d와 같이 에칭을 통해 표면이 거칠게 된 유리기판 에칭부(44) 상에 팔라듐(Pd ; 46)을 형성한다. 팔라듐(46)은 디핑(Deeping) 방식에 의해 형성되는데 즉, 유리기판 에칭부(44)를 팔라듐(46) 용액에 담그면 팔라듐(46)이 치환·성장후 유리기판 에칭부(44) 상에 적층되게 된다.
유리기판 에칭부(44) 상에 팔라듐(46)을 형성한 후, 도 3e와 같이 도전성 물질인 은(Ag) 또는 구리(Cu)를 이용하여 팔라듐(46)이 적층된 곳에 도금전극(48)을 형성하게 된다.
이 도금전극(48)을 형성 후 도금전극(48)이 형성되지 않는 부분의 PR(42)을 노광하고, 노광된 부분을 현상함으로써 PR을 제거한다. 이로써 무전해 도금방법에 따른 플라즈마 디스플레이 패널의 전극을 형성하게 된다.
무전해 도금의 경우 전해 도금방법에서의 씨드 레이어(32) 없이 PR(42)이 패턴된 곳에 그대로 도금하여 전극을 형성하므로 에칭공정이 없어지는 장점이 있다. 그러나, 도금 물질을 유리기판(40) 상에 부착시키기 위하여 팔라듐(46)이라는 물질을 형성하게 되는데, 이를 위해서 유리기판(40) 표면이 에칭을 통하여 거칠게 되는 공정에 진행하게 된다. 이때, 유리기판(40)이 습식 에칭되면 유리기판과 전극 형성물질(48) 간의 결합력이 현저히 떨어지고 파열되는 문제점이 발생된다.
따라서, 본 발명의 목적은 전해도금 과정 중 에칭 과정을 생략하게 함으로써공정을 단순화할 수 있는 플라즈마 디스플레이 패널의 전극제조방법에 관한 것이다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 종래의 전해 도금방법에 따른 전극 제조방법을 설명하는 도면.
도 3은 종래의 무전해 도금방법에 따른 전극 제조방법을 설명하는 도면.
도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 전극 제조방법을 설명하는 도면.
도 5는 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극 제조방법을 설명하는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12 : 하부기판
14 : 주사/유지전극 16 : 유지전극
14A,16A : 투명전극 14B,16B : 금속전극
18,24 : 유전체층 20 : 보호막
22 : 데이터전극 26 : 격벽
28 : 형광체 30,40,50,60 : 유리기판
32 : 씨드 레이어 34,42 : 포토 레지스트
36,48,56,66 : 도금 재료 44 : 유리기판 에칭부
46 : 팔라듐
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 전극 제조방법은 다수의 전극들을 구비하는 플라즈마 디스플레이 패널의 전극 제조방법에서, 유리기판 상에 포토레지스트를 코팅하는 단계와, 상기 전극이 형성되는 부분의 상기 포토레지스트를 노광 및 현상하여 제거하는 단계와, 상기 유리기판 및 포토레지스트 상에 씨드 레이어를 증착하는 단계와, 상기 전극이 형성되지 않는 부분의 상기 포토레지스트를 제거하는 단계와, 상기 씨드 레이어 상에 전도성 도금물질을 형성하는 단계를 포함하는 것을 특징으로 한다.
씨드 레이어는 티타늄(Ti) 및 크롬(Cr)과, 구리(Cu)를 순차적으로 적층하여 형성되는 것을 특징으로 한다.
전도성 도금물질은 은 또는 구리인 것을 특징으로 한다.
또한 전도성 도금물질의 두께는 외부로부터 공급되는 전류량 및 전류인가시간에 의해 결정되는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극 제조방법은 다수의 전극들을 구비하는 플라즈마 디스플레이 패널의 전극 제조방법에서 유리기판 상에 포토레지스트를 코팅하는 단계와, 전극이 형성되는 부분의 상기 포토레지스트를 노광 및 현상하여 제거하는 단계와, 상기 유리기판 및 포토레지스트 상에씨드 레이어를 증착하는 단계와, 상기 씨드 레이어 상에 전도성 도금물질을 형성하는 단계와, 전극이 형성되지 않는 부분의 상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 및 도 5를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 전극 제조방법을 단계적으로 설명한 것이다.
도 4를 참조하면, 먼저 유리기판(50) 상에 PR(52)을 코팅한다. 이때 PR(52)은 스핀 코팅방식에 의해 형성된다. PR 코팅 후 도 4b와 같이 전극이 형성될 부분을 노광하고, 노광된 부분을 현상하여 PR(52)을 패터닝한다.
PR 패터닝 후 도 4c와 같이 유리기판(50) 및 PR(52)을 덮도록 씨드 레이어(Seed Layer ; 54)가 형성된다. 씨드 레이어(54)는 도전성을 부여하기 위하여 2000Å 정도의 두께로 형성되는 구리(Cu)와, 구리(Cu)를 유리기판(50) 상에 접착하기 위하여 500 내지 2000Å 정도의 두께로 티타늄(Ti) 또는 크롬(Cr)으로 구성된다.
씨드 레이어(54)가 형성된 후, 전극이 형성되지 않는 부분을 노광하고, 노광된 부분을 현상하여 PR(52)을 제거하면 유리기판(50) 위에는 도 4d와 같이 전극 형성될 부분의 씨드 레이어(54) 만 남게 된다. 이때 PR(50)을 제거하는 공정에서 남아있는 씨드 레이어(54)의 표면이 거칠게 나타난다.
여기에 도 4e와 같이 도전성 전극물질인 은(Ag) 또는 구리(Cu) 등이 씨드 레이어(54) 상에 형성된다. 이로써 플라즈마 디스플레이 패널의 전극이 제조되게 된다.
이때 도금전극(56)의 두께는 전류의 인가시간과 전류량을 조절하여 정하게 되는데, 일반적으로 전류 인가시간은 10분 이내로 한다. 이때 전류량이 1.5A인 경우에는 2㎛정도, 전류량이 2A인 경우는 4㎛정도의 두께로 전극이 형성된다. 도금의 두께는 통상 10㎛ 이내로 결정되는데 전류량이 많을 수록 짧은 시간에 높은 두께가 형성된다.
도 5는 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극제조방법을 단계적으로 설명한 것이다.
도 5를 참조하면, 먼저 유리기판(60) 상에 PR(62)을 코팅한다. 이때 PR(62)은 스핀 코팅방식에 의해 형성된다. PR 코팅 후 도 4b와 같이 전극이 형성될 부분을 노광하고, 노광된 부분을 현상하여 PR(52)을 패터닝한다.
PR 패터닝 후 도 5c와 같이 유리기판(60) 및 PR(62)을 덮도록 씨드 레이어(Seed Layer ; 54)가 형성된다. 씨드 레이어(54)는 도전성을 부여하기 위하여 2000Å 정도의 두께로 형성되는 구리(Cu)와, 구리(Cu)를 유리기판(60) 상에 접착하기 위하여 500 내지 2000Å 정도의 두께로 티타늄(Ti) 또는 크롬(Cr)으로 구성된다.
씨드 레이어(64)를 증착한 후 도 5d와 같이 도전성 물질인 은(Ag) 또는구리(Cu) 등을 도금전극이 형성될 부분의 씨드 레이어(64) 상에 형성한다.
도금전극(66) 형성 후, 도 5e와 같이 도금전극(66)이 형성되지 않는 부분의 PR(62)을 제거한다. 이로써 플라즈마 디스플레이 패널의 전극이 형성되게 된다.
이 경우도 도 5d에서 형성되는 도금전극(66)의 두께는 전류의 인가시간과 전류량을 조절하여 정하게 되는데, 일반적으로 전류 인가시간은 10분 이내로 한다. 이때 전류량이 1.5A인 경우에는 2㎛정도, 전류량이 2A인 경우는 4㎛정도의 두께로 전극이 형성된다. 도금의 두께는 통상 10㎛ 이내로 결정되는 데 전류량이 많을 수록 짧은 시간에 높은 두께가 형성된다.
상술한 바와 같이, 본 발명에 의한 플라즈마 디스플레이 패널의 전극 제조방법은 전해 도금과정에서 에칭과정을 생략함으로써 공정의 단순화하며, 또한 전도성 도금재료의 부착성도 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 다수의 전극들을 구비하는 플라즈마 디스플레이 패널의 전극 제조방법에 있어서,
    유리기판 상에 포토레지스트를 코팅하는 단계와,
    상기 전극이 형성되는 부분의 상기 포토레지스트를 노광 및 현상하여 제거하는 단계와,
    상기 유리기판 및 포토레지스트 상에 씨드 레이어를 증착하는 단계와,
    상기 전극이 형성되지 않는 부분의 상기 포토레지스트를 제거하는 단계와,
    상기 씨드 레이어 상에 전도성 도금물질을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  2. 제 1 항에 있어서,
    상기 씨드 레이어는 티타늄(Ti) 및 크롬(Cr)과, 구리(Cu)를 순차적으로 적층하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  3. 제 1 항에 있어서,
    상기 전도성 도금물질은 은 또는 구리인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  4. 제 1 항에 있어서,
    상기 전도성 도금물질의 두께는 외부로부터 공급되는 전류량 및 전류인가시간에 의해 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  5. 제 4 항에 있어서,
    상기 외부로부터 1.5A의 전류가 1분동안 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  6. 제 4 항에 있어서,
    상기 외부로부터 2A의 전류가 1분 동안 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  7. 다수의 전극들을 구비하는 플라즈마 디스플레이 패널의 전극 제조방법에 있어서,
    유리기판 상에 포토레지스트를 코팅하는 단계와,
    상기 전극이 형성되는 부분의 상기 포토레지스트를 노광 및 현상하여 제거하는 단계와,
    상기 유리기판 및 포토레지스트 상에 씨드 레이어를 증착하는 단계와,
    상기 씨드 레이어 상에 전도성 도금물질을 형성하는 단계와,
    상기 전극이 형성되지 않는 부분의 상기 포토레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  8. 제 7 항에 있어서,
    상기 씨드 레이어는 티타늄(Ti) 및 크롬(Cr)과, 구리(Cu)를 순차적으로 적층하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  9. 제 7 항에 있어서,
    상기 전도성 도금물질은 은 또는 구리인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  10. 제 7 항에 있어서,
    상기 전도성 도금물질의 두께는 외부로부터 공급되는 전류량 및 전류인가시간에 의해 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  11. 제 10 항에 있어서,
    상기 외부로부터 1.5A의 전류가 1분동안 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
  12. 제 10 항에 있어서,
    상기 외부로부터 2A의 전류가 1분 동안 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극 제조방법.
KR10-2001-0026618A 2001-05-16 2001-05-16 플라즈마 디스플레이 패널의 전극 제조방법 KR100404840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026618A KR100404840B1 (ko) 2001-05-16 2001-05-16 플라즈마 디스플레이 패널의 전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026618A KR100404840B1 (ko) 2001-05-16 2001-05-16 플라즈마 디스플레이 패널의 전극 제조방법

Publications (2)

Publication Number Publication Date
KR20020087691A true KR20020087691A (ko) 2002-11-23
KR100404840B1 KR100404840B1 (ko) 2003-11-07

Family

ID=27705065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026618A KR100404840B1 (ko) 2001-05-16 2001-05-16 플라즈마 디스플레이 패널의 전극 제조방법

Country Status (1)

Country Link
KR (1) KR100404840B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603261B1 (ko) * 2002-09-10 2006-07-20 삼성코닝 주식회사 금속막의 패턴 형성방법
KR100759448B1 (ko) * 2005-11-24 2007-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603261B1 (ko) * 2002-09-10 2006-07-20 삼성코닝 주식회사 금속막의 패턴 형성방법
KR100759448B1 (ko) * 2005-11-24 2007-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100404840B1 (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
JP2000231877A (ja) プラズマディスプレイパネルの電極製造方法
KR100404840B1 (ko) 플라즈마 디스플레이 패널의 전극 제조방법
US6410214B1 (en) Method for manufacturing black matrix of plasma display panel
US20020180355A1 (en) Plasma display device
KR100726643B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100555311B1 (ko) 플라즈마 디스플레이 패널
KR100692827B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
JP2002042663A (ja) 交流駆動型プラズマ表示装置及びその製造方法
KR20000019380A (ko) 플라즈마 디스플레이 패널용 전극패턴 구조 및 그 제조방법
KR100335463B1 (ko) 플라즈마 표시소자용 미세배선 보호층 제조방법
KR100513494B1 (ko) 플라즈마 디스플레이 패널의 전극 형성방법
KR100362057B1 (ko) 플라즈마 디스플레이 패널
KR100331535B1 (ko) 플라즈마 디스플레이 패널의 버스전극 형성방법
JP2003234073A (ja) プラズマディスプレイパネル及びその製造方法
JP2005332599A (ja) プラズマディスプレイパネルおよびその製造方法
JPH11242935A (ja) プラズマ情報表示素子
KR100326531B1 (ko) 플라즈마 디스플레이 패널 소자
US20060138955A1 (en) Plasma display panel and manufacturing method thereof
JP2004193141A (ja) プラズマディスプレイパネル及びその駆動方法
JP4162692B2 (ja) プラズマディスプレイパネル
JP4197190B2 (ja) プラズマディスプレイパネル
EP1632974A2 (en) Plasma display apparatus including barrier rib and method of manufacturing the same
KR100736583B1 (ko) 플라즈마 디스플레이 패널
JP2006024490A (ja) プラズマディスプレイパネルとその製造方法
KR100658319B1 (ko) 유전층을 포함하는 플라즈마 표시 패널 및 플라즈마 표시패널의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee