KR100759448B1 - 플라즈마 디스플레이 장치 및 그 제조 방법 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그 제조 방법에 관한 것으로서, 서로 대향 배치되는 제1 기판과 제2 기판, 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들, 제1 기판에 제1 방향을 따라 나란히 형성되는 제1 전극들, 제1 기판에 상기 제1 전극과 이격되어, 이 제1 방향과 교차하는 제2 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제2 전극과 제3 전극들, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 전극 및 제3 전극은 상기 제1 기판에 형성되는 시드층(seed layer), 및 시드층 위에 도금되며 적층되는 적어도 하나 이상의 금속 전극층을 포함하며, 기판에 제1 전극을 형성하는 단계, 제1 전극을 덮도록 제1 유전층을 형성하는 단계, 제1 유전층 위에 레지스트를 도포하고, 이를 패터닝하는 단계, 패터닝된 레지스트의 개구부에 시드층(seed layer)을 형성하는 단계, 시드층 위로 금속을 도금하여 금속 전극층을 형성하는 단계, 레지스트를 제거하는 단계, 상기 금속 전극층을 덮도록 제2 유전층을 형성하는 단계, 및 제2 유전층을 패터닝하여 방전공간을 형성하는 단계를 포함할 수 있다.

플라즈마 디스플레이 패널. 방전 전극, 시드층, 금속 전극층, 도금

Description

플라즈마 디스플레이 장치 및 그 제조 방법{PLASMA DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 일실시예 따른 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이다.

도 2는 도 1의 플라즈마 디스플레이 패널을 조립한 후 Ⅱ-Ⅱ선을 따라 잘라서 본 측단면도이다.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평단면도이다.

도 4a 내지 도 4f는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 제조 과정을 도시한 도면이다.

본 발명은 플라즈마 디스플레이 패널 및 그 제조 방법에 관한 것으로서, 대향방전 전극 구조를 적용하여 어드레스 방전 전압과 유지 방전 전압을 낮추는 플라즈마 디스플레이 패널 그 제조 방법에 관한 것이다.

일반적인 플라즈마 디스플레이 패널(plasma display panel; 이하 "PDP"라 함 )에 관하여, 3전극 면방전형 PDP를 예로 들어 설명할 수 있다. 이 3전극 면방전형 PDP는 전면기판과 배면기판을 구비하고, 이 두 기판 사이에 방전가스를 충전한 상태로 전면기판과 배면기판을 서로 봉입하여 형성된다.

이 전면기판은 이의 내 표면에 일 방향으로 배치되는 유지 전극 및 주사 전극을 구비한다. 배면기판은 전면기판의 내 표면으로부터 일정 거리 이격되고 유지 전극 및 주사 전극과 교차하는 방향으로 배치되는 어드레스 전극을 포함한다.

이 PDP에서, 독립적으로 제어되는 주사 전극과 어드레스 전극에 의한 어드레스 방전이 방전 유무를 결정한다. 이어서, 전면기판의 내 표면에 위치하는 유지 전극과 주사 전극에 의한 유지 방전이 화상을 구현한다.

PDP는 글로우 방전(glow discharge)을 이용하여 가시광을 발생시킨다. 이 글로우 방전이 발생한 후, 사람의 눈에 가시광이 도달하기까지 몇 단계가 진행된다.

즉, 글로우 방전이 발생하면, 전자와 기체들의 충돌에 의해 여기된 기체가 생성된다. 이렇게 여기된 기체로부터 진공자외선이 발생된다. 이 진공자외선이 방전셀 내의 형광체에 충돌되므로 가시광이 생성된다. 이 가시광이 투명한 전면기판을 통하여 사람의 눈에 도달된다.

이와 같은 단계들을 거치면서 음극과 양극에 인가된 입력 에너지(input power)는 상당히 손실된다. 이 글로우 방전은 방전개시전압 이상의 높은 전압을 두 전극 사이에 인가함으로 일어난다. 즉 글로우 방전이 개시되기 위해서는 상당히 높은 전압이 필요하다.

일단, 방전이 일어나면 음극과 양극 주변의 각 유전층에 형성되는 공간 전하 효과(space charge effect)에 의해서, 음극과 양극 사이의 전압 분포는 왜곡된 형태로 나타난다.

즉, 두 전극 사이에는, 캐소드 쉬스(cathode sheath) 영역과, 애노드 쉬스(anode sheath) 영역, 및 파지티브 칼럼(positive column) 영역이 형성된다.

이 캐소드 쉬스 영역은 방전을 위하여 두 전극에 인가된 전압의 대부분을 소비하는 음극 주변의 영역이다. 애노드 쉬스 영역은 전압의 일부를 소비하는 양극 주변의 영역이다. 파지티브 칼럼 영역은 상기 두 영역 사이에서 전압을 거의 소비하지 않는 영역이다.

캐소드 쉬스 영역에서 전자가열효율(electron heating efficiency)은 유전층의 표면에 형성된 MgO 보호막의 이차전자계수(secondary electron coefficient)에 의존한다. 파지티브 칼럼 영역에서 입력 에너지의 대부분은 전자 가열(electron heating)에 소비된다.

형광체에 충돌되어 가시광을 발생시키는 진공자외선은 여기 상태(excitation state)의 제논(Xe) 기체가 안정 상태(ground state)로 전이될 때 발생하며, 제논(Xe)의 여기 상태는 제논(Xe) 기체와 전자 사이의 충돌에 의하여 생성된다.

따라서, 입력 에너지에 대한 가시광을 생성하는 비율(즉, 발광효율)을 높이기 위해서는, 제논(Xe) 기체와 전자의 충돌 횟수를 증가시킬 필요가 있으므로 전자가열효율(electron heating efficiency)이 높아질수록 발광효율의 증가를 기대할 수 있다.

캐소드 쉬스 영역에서는 입력 에너지의 대부분이 소비되지만 전자가열효율이 낮고, 파지티브 칼럼 영역에서는 입력 에너지의 소비가 적으면서도 전자가열효율이 매우 높다. 따라서 파지티브 칼럼 영역을 증가시킴으로써 높은 발광효율을 얻을 수 있으며, 이는 방전 갭의 거리를 크게 함으로써 달성될 수 있다. 또한, 제논(Xe) 분압이 높아질수록 발광효율이 증가한다.

환산(換算) 전기장(reduced electric field), 즉 기체밀도(n)에 대한 방전 갭 사이에 걸린 전기장(E)의 비(E/n)가 변화함에 따라 전체 전자 중에서 제논 여기(Xe*, Xe excitation), 제논 이온(Xe+, Xe ionization), 네온 여기(Ne*, Ne excitation), 네온 이온(Ne+, Ne ionization)에 소비되는 전자의 비율이 달라진다.

동일한 환산 전기장(E/n)에서, 제논(Xe) 분압이 증가할수록 전자 에너지(electron energy)가 감소하며, 이 전자 에너지가 감소하면, 제논(Xe)의 여기에 소비되는 전자 비율이 커진다. 가시광을 만드는 진공자외선은 여기 상태(excitation state)에 있는 제논(Xe) 기체가 바닥 상태(ground state)로 전이할 때 발생하므로 제논(Xe)의 여기에 소비되는 전자 비율이 커짐에 따라 발광효율이 향상된다.

상기한 바와 같이, 파지티브 칼럼 영역의 증가는 전자가열효율을 증가시킨다. 그리고 제논(Xe) 분압의 증가는 전자 중 제논 여기(Xe*)를 위하여 소비되는 전자 가열 비율을 증가시킨다. 따라서 양자 모두 전자가열효율을 증가시켜 발광효율을 향상시키게 된다.

그러나, 파지티브 칼럼 영역의 증가 또는 제논(Xe) 분압의 증가는 모두 방전개시전압(discharge firing voltage)을 증가시키고, PDP의 제작비용을 증가시키는 문제점을 가진다. 따라서, 파지티브 칼럼 영역의 증가 및 제논(Xe) 분압의 증가를 낮은 방전개시전압 하에서 구현하고 아울러 발광효율을 증가시키는 것이 요구된다.

알려진 바에 따르면, 방전 갭의 거리 및 제논의 분압이 동일한 경우, 대향방전 구조에 필요한 방전개시전압은 면방전 구조에 필요한 방전개시전압 보다 낮다.

그러나, 대향 방전형 전극은 기존 면방전형 전극에 비해 약 10배 이상의 높이가 필요하며, 격벽(또는 유전체) 내부에 형성되어야 하므로 소성(약 580℃)시 산화가 일어나지 않고 격벽 유전체와 접착성이 좋아야 한다.

금속 도전 물질을 유기 결합재나 용재 등과 혼합한 금속 페이스트(metal paste)를 이용 경우에 가장 일반적인 전극 형성 방법들은 수십㎚이상 도포하려면 여러 번의 반복 공정이 필요하고 재료에 따라 여러 가지 문제점이 발생한다.

Ag 페이스트의 사용하는 경우, 건조수축이나 소성수축의 문제가 심각하기 때문에 수십㎚ 정도 두께의 Ag 페이스트를 격벽(또는 유전체) 내부에 형성하고 건조 및 동시 소성하면 전극의 수축응력에 의해 격벽 유전체가 파손되는 문제가 발생한다. 또한 인쇄법(printing)으로 수십㎚정도 두께의 Ag전극을 형성하려면 수회 내지 수십 회 정도의 반복 인쇄와 단독 소성이 필요하다. 그렇지 않고 격벽(또는 유전체)과 동시에 소성하면 격벽의 파손이 발생하게 된다.

또한, Al 또는 Cu 등의 일반적인 금속 페이스트는 건조나 소성수축은 심하지 않으나 건조나 소성 시에 입경이 금속 파우더(powder)의 산화에 의해 전기 전도도가 저하된다. 따라서, PDP 대형화에 수반하는 패널의 저항을 상승시키는 문제점이 발생한다.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 대향방전 전극 구조를 적용하여 어드레스 방전 전압과 유지 방전 전압을 낮추는 플라즈마 디스플레이 패널 및 그 제조 방법을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판과 제2 기판, 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들, 제1 기판에 제1 방향을 따라 나란히 형성되는 제1 전극들, 제1 기판에 상기 제1 전극과 이격되어, 이 제1 방향과 교차하는 제2 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제2 전극과 제3 전극들, 및 각 방전셀 내에 형성되는 형광체층을 포함하고, 제2 전극 및 제3 전극은 상기 제1 기판에 형성되는 시드층(seed layer), 및 시드층 위에 도금되며 적층되는 적어도 하나 이상의 금속 전극층을 포함한다.

시드층 및 금속 전극층은 Au, Ag, Ni 중 어느 한 금속으로 이루어진다. 상기 금속 전극층은 시드층과 같은 금속 재질로 이루어지거나, 서로 다른 금속 재질로 이루어질 수 있다. 금속 전극층은 시드층의 높이 보다 더 높게 형성될 수 있다.

제2 전극 및 상기 제3 전극은 방전셀을 사이에 두고 서로 마주하며 상기 제1 방향으로 이웃하는 상기 방전셀들의 경계를 지나도록 배치될 수 있다.

제2 기판에는 제1 기판을 향하여 돌출되며 방전셀을 구획하는 격벽이 형성될수 있다.

제1 기판 위에서 상기 제1 전극을 덮는 제1 유전층, 및 제1 유전층 위에서 제 2 전극 및 제3 전극을 감싸며, 격벽과 동일 패턴으로 방전셀을 연장 구획하는 제2 유전층을 포함할 수 있다.

제1 전극은 제1 방향으로 벋어 형성되는 버스전극, 및 버스전극으로부터 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극을 포함할 수 있다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법은 기판에 제1 전극을 형성하는 단계, 제1 전극을 덮도록 제1 유전층을 형성하는 단계, 제1 유전층 위에 레지스트를 도포하고, 이를 패터닝하는 단계, 패터닝된 레지스트의 개구부에 시드층(seed layer)을 형성하는 단계, 시드층 위로 금속을 도금하여 금속 전극층을 형성하는 단계, 레지스트를 제거하는 단계, 상기 금속 전극층을 덮도록 제2 유전층을 형성하는 단계, 및 제2 유전층을 패터닝하여 방전공간을 형성하는 단계를 포함할 수 있다.

레지스트는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)를 포함할 수 있다.

제1 전극은 제1 방향으로 벋어 형성되는 버스전극과, 버스전극으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극을 포함할 수 있다. 개구부는 제1 전극이 벋어 형성되는 제1 방향과 교차하는 제2 방향으로 벋어 형성될 수 있다.

시드층 형성 단계는 스퍼터링에 의해 증착되어 형성될 수 있다. 시드층 및 상기 금속 전극층은 Au, Ag, Ni 중 어느 한 금속으로 이루질 수 있다. 금속 전극층은 시드층과 같은 금속 재질로 이루어지거나, 서로 다른 금속 재질로 이루어질 수 있 다. 금속 전극층은 시드층의 높이 보다 더 높게 형성될 수 있다. 금속 전극층 형성 단계에서 금속 전극층의 도금 시간으로 높이를 조절할 수 있다.

제2 유전층은 감광성 유전체 재질로 이루어질 수 있으며, 방전공간을 형성하는 단계는 제2 유전층을 노광 및 현상 한 후, 소성하여 형성할 수 있다.

제2 유전층은 에칭성 유전체 재질로 이루어질 수 있으며, 방전공간을 형성하는 단계는 제2 유전층을 소성하는 단계, 소성된 제2 유전층 위에 레지스트를 도포하는 단계, 레지스트를 노광 및 현상하여 패턴을 형성하는 단계, 및 레지스트를 보호막으로 에칭액을 분사하여 제2 유전층을 식각하는 단계를 포함할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.

도 1은 본 발명의 일실시예 따른 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이다.

도 1을 참조하여 설명하면, 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 함)은 기본적으로 제1 기판(20; 이하 "전면기판"이라 함)과 제2 기판(10; 이하 "배면기판"이라 함)이 기설정된 간격을 사이에 두고 서로 대향 배치되며, 배면기판(10)과 전면기판(20) 사이의 공간에는 격벽(13)에 의해 다수의 방전셀 (18)들이 구획된다.

배면기판(10)과 전면기판(20) 사이에서 각 방전셀(18)들에 대응하도록 제1 방향(도면에서 y방향)을 따라 제1 전극(50; 이하 "어드레스 전극"이라 함)이 배치된다. 이 어드레스 전극(50)들과 교차하는 제2 방향(도면에서 x방향)을 따라 제2 전극(30; 이하, "유지 전극"이라 함) 및 제3 전극(40; 이하, "주사 전극"이라 함)이 방전셀(18)을 사이에 두고 서로 마주하며 나란하게 배치된다.

그리고, 방전셀(18) 내에는 자외선으로 여기되어 가시광을 방출하는 형광층(15)이 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.

도 2는 도 1에 도시한 플라즈마 디스플레이 패널을 결합하여 Ⅱ-Ⅱ선을 따라 잘라서 본 부분 측단면도이고, 도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 도시한 평단면도이다.

이 도면들을 참조하여 보다 상세히 설명하면, 본 실시예의 PDP는 배면기판에 격벽이 형성되고, 전면 기판(20)에 어드레스 전극(50)과 주사 전극(40) 및 유지 전극(30)이 형성된다.

먼저, 배면기판(10)의 위로는 전면기판(20)을 향해 돌출되는 방전셀(18)들을 구획하는 격벽(13)이 구비된다. 본 실시예에서 격벽(13)은 어드레스 전극(50)과 나란한 방향으로 길게 뻗어 형성되는 세로 격벽(13b)와, 이 세로 격벽(13b)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 가로 격벽(13a)로 이루어진다. 이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니 며, 어드레스 전극(50)과 나란한 세로 격벽으로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있고, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다.

또한, 본 실시예에서 격벽(13)은 배면기판(10) 위로 유전체를 도포하고 이를 패터닝한 후 소성시켜 배면기판(10)과는 별도의 재지로 형성한 것을 예시하고 있으나, 배면 기판(10)의 일부로 구성될 수 있다.

이 격벽(13)에 의해 구획되는 방전셀(18)들 내부는 방전 시 발생된 진공자외선에 의해 가시광선을 발생시키는 형광층(15)이 형성된다. 이 형광층(15)은 색 표현을 위해서 적색(R), 녹색(G), 청색(B) 형광체들 중에서 어느 하나의 형광체로서 선택되어 형성될 수 있는데, 이에 따라 적, 녹, 청색 형광층들로 구분될 수 있다. 상기와 같이 형광체층(15)이 배치된 방전셀(18)들 내부에는 네온(Ne), 제논(Xe) 등이 혼합된 방전 가스가 채워지게 된다.

한편, 전면기판(20)은 화상이 표시되도록 가시광선이 투과될 수 있는 투명한 유리기판으로 이루어진다. 이 전면기판(20)의 바로 아래(도면의 z축 방향)로는 어드레스 전극(50)이 각 방전셀(18)들에 대응하도록 형성된다.

어드레스 전극(50)은 제1 방향으로 길게 연장되는 버스전극(51)과, 버스전극(51)으로부터 각 방전셀(18) 내부로 돌출되는 돌출전극(52)을 포함한다. 이 때, 돌출전극(52)은 패널의 개구율 확보를 위해 투명전극, 일례로 ITO(Indium Tin Oxide) 전극으로 형성될 수 있으며, 버스전극(51)은 상기 투명전극의 높은 저항을 보상하여 통전성을 좋게 하기 위하여 금속전극으로 이루어지는 것이 바람직하다.

본 실시예에 따른 플라즈마 디스플레이 패널에서 돌출전극(52)은 직사각형의 평면형상을 갖는다. 이러한 돌출전극(52)은 방전셀(18) 내에서 발생되는 방전 메커니즘을 고려하여 다양한 형상으로 변형되어 형성될 수도 있다.

어드레스 전극(50)이 형성된 전면기판(20) 위를 유전체로 덮는 제1 유전층(22)이 구비된다. 이 제1 유전층(22)은 어드레스 전극(50)과 유지 전극(30) 및 주사 전극(40)을 전기적으로 분리시켜주는 역할을 한다.

이 제1 유전층(22) 아래로는 유지 전극(30)과 주사 전극(40)이 방전셀(18)을 사이에 두고 서로 마주하도록 형성된다. 본 실시예에서 주사 전극(40)은 어드레스 전극(50)과의 어드레스 방전을 통해 켜지는 방전셀들을 선택하고, 유지 전극(30)은 주사 전극(40)과의 유지방전을 통해 화상이 표시한다.

따라서, 어드레스 전극(50)의 돌출 전극(52)를 주사 전극(40)에 보다 인접하도록 형성함으로써 어드레스 방전에 필요한 어드레스 방전 전압을 낮출 수 있다.

이와 같이, 유지 전극(30)과 주사 전극(40)은 서로 마주하며 제2 방향을 따라 길게 연장되며, 이 유지 전극(30)과 주사 전극(40)은 기존 면방전 구조의 전극 높이(약 5㎛∼10㎛)에 비해 약 10배 이상의 높이(50㎛∼100㎛)를 갖도록 형성한다. 이에 따라, 유지 전극(30)과 주사 전극(40)은 서로 마주하는 대향 방전 구조를 갖는다.

유지 전극(30)과 주사 전극(40)은 전면기판(20) 위에(보다 정확하게는 제1 유전층 위에) 시드층(31, 41; seed layer)을 스퍼터링(sputtering)을 통해 10㎛~100㎛두께로 증착시키고, 그 시드층(51) 위에 도금하여 50㎛~100㎛ 두께로 적층되는 적어도 하나 이상의 금속 전극층(32, 42)을 형성한다.

여기서, 금속 전극층(32, 42) 및 시드층(31, 41)은 각각 Au, Ag, Ni 중 어느 한 금속 재질로 이루어진다. 금속 전극층(32, 42)이 시드층(31, 41)에 보다 쉽게 도금되도록 시드층(31, 41)과 동일 금속 재질로 이루어지는 것이 바람직하다. 그러나, 본 발명이 이에 한정되는 것은 아니며 금속 전극층(32, 42)은 도금에 의해 시드층(31, 41)에 위에 적층될 수 있는 한 어떠한 금속 재질로도 이루어질 수 있다

또한, 본 실시예에서 금속 전극층(32, 42)은 시드층(31, 41) 위에 단층으로 도금되는 구조를 예시하고 있으나, 본 발명은 이에 한정되는 것은 아니며 금속 전극층(32, 42)은 시드층(32, 42) 위에 다층으로 도금되며 적층할 수 있으며, 각각의 금속 전극층(32, 42)은 같거나 서로 다른 금속 재질로 이루어질 수도 있다.

따라서, 유지 전극(30)과 주사 전극(40)은 기존 금속 페이스트(metal paste)상태에서 제조되는 전극들에 비해 밀도가 높고 전기 전도도가 우수한 대향전극 구조를 얻을 수 있다.

또한, 유지 전극(30)과 주사 전극(40)은 가로 격벽(13a) 위를 따라 배치되어 방전셀(18)의 개구율을 향상시킬 수 있다. 그리고, 유지 전극(30)과 주사 전극(40)은 제1방향으로 번갈아 배치된다. 이에 따라, 주사 전극(40)은 제1 방향으로 위치하는 한 쌍의 유지 전극(30)과 마주하게 된다.

따라서, 유지 전극(30)과 주사 전극(40)이 방전셀(18)을 사이에 두고 서로 마주하는 대향방전 구조를 갖도록 구성함으로써 방전효율을 향상시키고, 방전효율이 향상됨에 따라 유지 방전 전압을 낮출 수 있어 결국 발광효율을 향상시키게 된 다.

그리고, 유지 전극(30)과 주사 전극(40)을 감싸는 제2 유전층(24)이 형성된다. 이 제2 유전층(24)은 방전 시 하전 입자들이 유지 전극(30)과 주사 전극(40)에 직접 충돌하여 손상시키는 것을 방지하며, 하전 입자들을 유도하는 역할을 한다.

본 실시예에서, 이 제2 유전층(24)은 격벽(16)과 동일 패턴을 이루며 격벽 위에서 방전셀(18)을 연장 구획하며 유지 전극(30) 및 주사 전극(40)을 감싸도록 형성된다. 그리고 제2 유전층(24)의 표면에는 방전셀(18) 내에서 일어나는 플라즈마 방전에 노출되어 파손되는 것을 방지하기 위한 보호막(26)을 구비될 수 있다.

이 보호막(26) 플라즈마 방전 시 전리된 원자의 이온의 충돌로부터 제2 유전층을 보호할 수 있다. 이러한 MgO 보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수가 높기 때문에 방전효율을 높일 수도 있다.

이하, 전술된 플라즈마 디스플레이 패널의 제조 방법에 대해서는 도 4a 내지 도 4f를 통해 설명하기로 한다.

도 4a 내지 도 4f는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 제조과정을 도시한 도면이다.

이들 도면을 참조하여 설명하면, 플라즈마 디스플레이 패널의 제조 방법은 기판에 제1 전극을 형성하는 단계, 제1 전극을 덮도록 제1 유전층을 형성하는 단계, 제1 유전층 위에 레지스트를 도포하고, 이를 패터닝하는 단계, 패터닝된 레지스트의 개구부에 시드층(seed layer)을 형성하는 단계, 시드층 위로 금속을 도금하여 금속 전극층을 형성하는 단계, 레지스트를 제거하는 단계, 상기 금속 전극층을 덮 도록 제2 유전층을 형성하는 단계, 및 제2 유전층을 패터닝하여 방전공간을 형성하는 단계를 포함할 수 있다.

도 4a를 참조하여 설명하면, 제1 전극(이하, 어드레스 전극이라 함)을 형성하는 단계에서는, 전면기판(20) 위에 돌출 전극(52)를 형성하고, 그 위에 제1 방향을 따라 서로 나란하게 버스 전극(51)를 형성한다.

여기서, 어드레스 전극(50)은 돌출 전극(52)이 투명 ITO(Indium Tin Oxide)을 전면기판(20)위에 박막 공정을 통해 형성하고, 버스 전극(51)은 Au나 Ag 페이스트를 이용한 스크린 인쇄법과 같은 후막 공정, 또는 Cr-Cu-Cr를 이용한 박막 공정을 통해 형성할 수 있다.

제1 유전층을 형성하는 단계에서는, 제1 유전층(22)은 유전체 페이스트를 스크린 인쇄법으로 도포한 다음 건조/소성하여 형성될 수 있다. 선택적으로, 유전체 시트를 라미네이터를 이용하여 상기 기판(40) 위에 라미네이팅 시키고, 이를 건조/소성하여 형성될 수 있다. 또한 코터를 이용하여 유전체 페이스트를 도포하고, 건조/소성하여 형성할 수도 있다.

이 제1 유전층(22)의 두께는 전면기판(20) 위에 형성되는 어드레스 전극(50)과 유지 전극(30) 및 주사 전극(40)을 전기적으로 분리시킬 수 있도록 대략 30㎛∼40㎛ 범위 내로 형성하는 것이 바람직하다.

도 4b를 참조하여 설명하면, 레지스트를 도포하고, 이를 패터닝하는 단계에서는, 제1 유전층(22) 위에 레지스트(23; resist layer)을 도포하고, 이 레지스트(23)를 패터닝하여 유지 전극(30) 및 주사 전극(40)을 배치시키기 위한 개구부를 형성한다.

여기서, 레지스트(23)는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)인 것을 포함한다. 이 레지스트(23)를 패턴닝하는 과정은 설정된 패턴을 갖는 포토 마스크로 상기 레지스트(23)를 덮고 광원(일례로, 자외선(UV))을 조사하여 노광한 다음 현상액을 이용하여 현상한다. 이와 같은 패터닝 과정을 통해 얻어진 개구부는 제1 전극이 벋어 형성되는 제1 방향과 교차하는 제2 방향으로 벋어 형성된다.

도 4c를 참조하여 설명하면, 시드층(seed layer)을 형성하는 단계에서는, 패터닝된 레지스트의 개구부에 시드층(31,41)을 형성하는 한다. 여기서, 시드층은 Au, Ag, Ni 중 어느 한 금속으로 이루어지며, 스퍼터링(sputtering)에 의해 증착되어 형성될 수 있다.

도 4d를 참조하여 설명하면, 금속 전극층을 형성하는 단계에서는, 시드층(31,41) 위로 금속을 도금하여 적어도 하나 이상의 금속 전극층(32,42)을 형성한다.

여기서, 금속 전극층(32, 42)은 시드층(31, 41)과 마찬가지로 Au, Ag, Ni 중 어느 한 금속으로 재질로 이루어질 수 있다. 이 금속 전극층(32, 42)은 시드층(31, 41)과 서로 같거나 다른 금속 재질로 이루어질 수 있다. 금속 전극층(32, 42)이 시드층(31, 41)과 같은 금속 재질로 이루어지는 경우 보다 쉽게 도금이 이루어질 수 있는 특징을 갖는다.

또한, 금속 전극층(32, 42)의 높이는 50㎛~100㎛로 시드층(31, 41)의 높이 보 다 더 높게 형성하는 것이 바람직하며, 금속 전극층(32, 42)의 높이는 도금 시간으로 조절할 수 있다.

도 4e를 참조하여 설명하면, 레지스트를 제거하는 단계 및 제2 유전층을 형성하는 단계에서는, 도금에 의해 유지 전극(30) 및 주사 전극(40)을 형성한 후 레지스트(23)를 제거하고, 금속 전극층(32, 42)를 덮도록 제2 유전층(24)을 형성하기 위한 유전체(25)를 도포한다. 이때, 제2 유전층(24)은 감광성 유전체 재질 또는 에칭성 유전체 재질로 이루어질 수 있다.

도 4f를 참조하여 설명하면, 방전공간을 형성하는 단계에서는, 제2 유전층을 패터닝하여 유지 전극(30)과 주사 전극(40)을 감싸면 그 사이에 방전공간을 형성한다.

제2 유전층(25)을 패터닝하는 과정은 제2 유전층(25)이 감광성 유전체 재질로 이루지는 경우, 설정된 패턴을 갖는 포토 마스크로 제2 유전층(25)을 덮고 광원(일례로, 자외선(UV))을 조사하여 노광한 다음 현상액을 이용하여 현상 한 후, 소성하여 유지 전극(30)과 주사 전극(40)을 감싸면 그 사이에 방전공간을 갖도록 한다.

또한, 제2 유전층(25)이 에칭성 유전체 재질로 이루어지는 경우, 먼저, 제2 유전층(25)을 소성하고, 소성된 제2 유전층 위에 레지스트를 도포한 후, 레지스트를 노광 및 현상하여 패턴을 형성하며, 패터닝된 레지스트를 보호막으로 에칭액을 분사하여 제2 유전층(25)을 식각하여 유지 전극(30)과 주사 전극(40)을 감싸면 그 사이에 방전공간을 갖도록 한다. 이때, 제1 유전층(22)은 Pb계열의 내에칭성 유전체 재질로 이루어지는 것이 바람직하다.

그리고, 제1 유전층(22) 및 제2 유전층(24)을 위에 MgO를 증착시켜 보호막(26)을 형성하여 전면기판(10)을 완성한다

도면에 도시한지 않았지만, 전면기판(20)에 격벽(13)과 격벽(13)에 의해 구획된 방전셀 내에 형광체층(15)이 형성된 배면기판(10)을 결합하여 PDP를 완성한다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조 방법은 대향방전 전극 구조를 적용하여 휘도 및 발광효율을 향상시킬 수 있고, 대향방전 구조의 전극들을 도금 방식을 적층 형성함으로써 밀도가 높고 전기 전도도가 우수한 대향전극을 얻을 수 있으며, 전극의 소성에 필요한 공정수를 감소시키는 효과를 갖는다.

Claims (24)

1. 서로 대향 배치되는 제1 기판과 제2 기판;

   상기 제2 기판에서 상기 제1 기판을 향해 돌출되며, 상기 제1 기판과 제2 기판 사이의 공간을 다수로 방전셀로 구획되는 격벽;

   상기 제1 기판에 제1 방향을 따라 상기 각 방전셀에 대응하며 나란하게 형성되는 제1 전극;

   상기 제1 기판 위에서 상기 제1 전극을 덮는 제1 유전층;

   상기 제1 유전층 위에서 상기 제1 방향과 교차하는 제2 방향을 따라 길게 이어지면서 상기 각 방전셀에 대응되며, 서로 대향 배치되는 제2 전극과 제3 전극;

   상기 제1 유전층 위에서 상기 제2 전극과 제3 전극을 감싸는 제2 유전층; 및 상기 각 방전셀 내에 형성되는 형광체층을 포함하고,

   상기 제2 전극 및 제3 전극은 상기 제1 유전층 위에 형성되는 시드층(seed layer); 및 상기 시드층 위에 도금되며 적층되는 적어도 하나 이상의 금속 전극층을 포함하며,

   상기 제2 유전층은 상기 격벽과 동일 패턴으로 상기 각 방전셀들을 연장 구획하는 플라즈마 디스플레이 패널.
2. 제1항에 있어서,

   상기 시드층 및 상기 금속 전극층은,

   Au, Ag, Ni 중 어느 한 금속으로 이루어지는 플라즈마 디스플레이 패널.
3. 제2항에 있어서,

   상기 금속 전극층은,

   상기 시드층과 같은 금속 재질로 이루어지는 플라즈마 디스플레이 패널,
4. 제 2항에 있어서,

   상기 금속 전극층은,

   상기 시드층과 서로 다른 금속 재질로 이루어지는 플라즈마 디스플레이 패널.
5. 제1항에 있어서,

   상기 금속 전극층은,

   상기 시드층의 높이 보다 더 높게 형성되는 플라즈마 디스플레이 패널의 제조 방법.
6. 제1항에 있어서,

   상기 제2 전극 및 상기 제3 전극은,

   상기 방전셀을 사이에 두고 서로 마주하며 상기 제1 방향으로 이웃하는 상기 방전셀들의 경계를 지나도록 배치되는 플라즈마 디스플레이 패널.
7. 삭제
8. 삭제
9. 제 1항에 있어서,

   상기 제1 전극은,

   제1 방향으로 벋어 형성되는 버스전극; 및

   상기 버스전극으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극을 포함하는 플라즈마 디스플레이 패널.
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 기판에 제1 전극을 형성하는 단계;

    상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계;

    상기 제1 유전층 위에 레지스트를 도포하고, 이를 패터닝하는 단계;

    상기 패터닝된 레지스트의 개구부에 시드층(seed layer)을 형성하는 단계;

    상기 시드층 위로 금속을 도금하여 금속 전극층을 형성하는 단계;

    상기 레지스트를 제거하는 단계;

    상기 금속 전극층을 덮도록 제2 유전층을 형성하는 단계; 및

    상기 제2 유전층을 패터닝하여 방전공간을 형성하는 단계를 포함하며,

    상기 제2 유전층은,

    감광성 유전체 재질로 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
21. 제20항에 있어서,

    상기 방전공간을 형성하는 단계는,

    상기 제2 유전층을 노광 및 현상 한 후, 소성하여 형성하는 플라즈마 디스플레이 패널의 제조 방법.
22. 기판에 제1 전극을 형성하는 단계;

    상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계;

    상기 제1 유전층 위에 레지스트를 도포하고, 이를 패터닝하는 단계;

    상기 패터닝된 레지스트의 개구부에 시드층(seed layer)을 형성하는 단계;

    상기 시드층 위로 금속을 도금하여 금속 전극층을 형성하는 단계;

    상기 레지스트를 제거하는 단계;

    상기 금속 전극층을 덮도록 제2 유전층을 형성하는 단계; 및

    상기 제2 유전층을 패터닝하여 방전공간을 형성하는 단계를 포함하며,

    상기 제2 유전층은

    에칭성 유전체 재질로 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
23. 제22항에 있어서,

    상기 방전공간을 형성하는 단계는,

    상기 제2 유전층을 소성하는 단계;

    소성된 상기 제2 유전층 위에 레지스트를 도포하는 단계;

    상기 레지스트를 노광 및 현상하여 패턴을 형성하는 단계; 및

    상기 레지스트를 보호막으로 에칭액을 분사하여 제2 유전층을 식각하는 단계를 포함하는 플라즈마 디스플레이 패널의 제조 방법.
24. 제23항에 있어서,

    상기 제1 유전체는 내에칭성 유전체 재질로 이루어지는 플라즈마 디스플레이 패널의 제조 방법.

Images