KR100653667B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100653667B1
KR100653667B1 KR1020037014886A KR20037014886A KR100653667B1 KR 100653667 B1 KR100653667 B1 KR 100653667B1 KR 1020037014886 A KR1020037014886 A KR 1020037014886A KR 20037014886 A KR20037014886 A KR 20037014886A KR 100653667 B1 KR100653667 B1 KR 100653667B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
discharge
electrode
sio
layer
Prior art date
Application number
KR1020037014886A
Other languages
English (en)
Other versions
KR20030091095A (ko
Inventor
후지타니모리오
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20030091095A publication Critical patent/KR20030091095A/ko
Application granted granted Critical
Publication of KR100653667B1 publication Critical patent/KR100653667B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

효율의 향상과 고 화질화를 도모할 수 있는 플라즈마 디스플레이 장치이다. 기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 한 쌍의 전면 측 및 배면 측의 기판과, 격벽 사이에 방전 셀이 형성되도록 전면 패널 측의 기판에 배열하여 형성한 주사 전극 및 유지 전극으로 이루어지는 다수의 표시 전극과, 이 표시 전극을 덮도록 전면 측의 기판에 형성한 유전체층과, 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 가지며, 또한 유전체층을 연화점이 다른 적어도 2층 구조로 하고, 또한 유전체층의 방전 공간 측의 표면에 방전 셀마다 오목부를 형성하여, 방전의 확대를 억제하는 동시에, 안정적으로 오목부를 형성한다.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY}
본 발명은, 문자 또는 화상 표시용의 컬러 텔레비전 수상기나 디스플레이 등에 사용하는 가스 방전 발광을 이용한 플라즈마 디스플레이 장치에 관한 것이다.
근년에, 쌍방향 정보 단말로서 대화면, 벽걸이 텔레비전에의 기대가 높아지고 있다. 이를 위한 표시 디바이스로서, 액정 표시 패널, 필드 에미션 디스플레이, 일렉트로루미네선스 디스플레이 등의 수많은 것이 있으며, 그 중의 일부는 시판되고, 일부는 개발 중이다. 이들 표시 디바이스 중에서도 플라즈마 디스플레이 패널(이하, PDP 또는 패널이라고 함)은, 자발광형(自發光型)으로 아름다운 화상 표시가 가능하고, 대화면화가 용이하다는 등의 이유로, 시인성(視認性)이 우수한 박형(薄型) 표시 디바이스로서 주목받고 있으며, 고 정세화(精細化) 및 대화면화가 진행되고 있다.
PDP는, 구동 방식으로서 AC형과 DC형이 있으며, 방전 형식으로서 면 방전형과 대향 방전형이 있고, 고 정세화, 대화면화 및 제조의 간편성으로부터, 현재의 상태에서는 AC형의 면 방전형의 PDP가 주류를 차지하게 되었다.
도 5는 종래의 플라즈마 디스플레이 장치의 패널 구조를 도시하는 사시도이다. 도 5에 도시하는 바와 같이 PDP는, 전면(前面) 패널(1)과 배면(背面) 패널(2) 로 구성되어 있다. 전면 패널(1)은, 플로트법에 의해 제작된 붕규소(硼珪素) 나트륨계 유리 등으로 이루어지는 유리 기판 등의 투명한 전면 측의 기판(3) 상에, 주사 전극(4)과 유지 전극(5)으로 쌍을 이루는 스트라이프 형상의 표시 전극(6)을 다수 쌍 배열하여 형성하고, 표시 전극(6)군을 덮도록 유전체층(7)을 형성하고, 이 유전체층(7) 상에 MgO로 이루어지는 보호막(8)을 형성함으로써 구성되어 있다. 또한, 주사 전극(4) 및 유지 전극(5)은, 각각 투명 전극(4a, 5a)과 이 투명 전극(4a, 5a)에 전기적으로 접속된 Cr/Cu/Cr 또는 Ag 등으로 이루어지는 버스 전극(4b, 5b)으로 구성되어 있다. 또, 도시하고 있지 않으나, 표시 전극(6)끼리의 사이에는, 차광막으로서의 블랙 스트라이프가 표시 전극(6)과 평행으로 다수 열 형성되어 있다.
또, 배면 패널(2)은, 전면 측의 기판(3)에 대향 배치되는 배면 측의 기판(9) 상에, 표시 전극(6)과 직교하는 방향으로 어드레스 전극(10)을 형성하는 동시에, 이 어드레스 전극(10)을 덮도록 유전체층(11)을 형성하고 있다. 그리고 인접하는 어드레스 전극(10) 사이의 유전체층(11) 상에 어드레스 전극(10)과 평행으로 스트라이프 형상의 다수의 격벽(12)을 형성하고, 격벽(12)의 측면 및 유전체층(11)의 표면에 형광체층(13)을 형성하고 있다. 또한, 컬러 표시를 위해 형광체층(13)은, 통상, 적, 녹, 청의 3색이 순서대로 배치되어 있다.
그리고, 이들 전면 패널(1)과 배면 패널(2)은, 표시 전극(6)과 어드레스 전극(10)이 직교하도록, 미소한 방전 공간을 사이에 끼고 기판(3, 9)을 대향 배치하고 주위를 봉착(封着) 부재에 의해 밀봉하고 있다. 그리고 방전 공간에 네온(Ne) 및 크세논(Xe) 등을 혼합하여 이루어지는 방전 가스를 66500 Pa(500 Torr) 정도의 압력으로 봉입함으로써 PDP가 구성되어 있다.
따라서, PDP의 방전 공간은, 격벽(12)에 의해서 다수의 구획으로 구분되고, 직교하여 배치된 표시 전극(6)과 어드레스 전극(10)과 격벽(12)에 의해 발광 화소 영역이 되는 다수의 방전 셀이 형성된다.
도 6은 종래의 PDP의 방전 셀 부분의 구성을 도시하는 평면도이다. 도 6에 도시하는 바와 같이, 표시 전극(6)은 주사 전극(4)과 유지 전극(5)을 방전 갭(14)을 사이에 끼고 배열되어, 이 표시 전극(6)과 격벽(12)으로 둘러싸인 영역이 발광 화소 영역(15)이 되고, 인접하는 표시 전극(6) 사이의 인접 갭(16)의 영역이 비발광 화소 영역이 된다.
PDP는, 어드레스 전극(l0), 표시 전극(6)에 인가되는 주기적인 전압에 의해서 방전을 발생시키고, 이 방전에 의한 자외선을 형광체층(13)에 조사하여 가시광으로 변환시킴으로써, 화상 표시가 행하여진다.
한편, PDP의 발전을 위해서는, 한층 높은 고 휘도화, 고 효율화, 저 소비전력화, 저 비용화가 불가결해지고 있다. 고 효율화를 달성하기 위해서는, 방전을 제어하여, 전면 측에의 빛 투과가 차폐되는 부분에서의 방전을 극력 억제하는 것이 필요하다. 이 효율 향상의 수법의 하나로서, 예컨대 일본국 특개평 8-250029호 공보에 기재되어 있는 바와 같이, 금속 행 전극(metal row electrode) 상의 유전체층 막 두께를 두껍게 하여 금속 행 전극에서 마스크되는 부분의 발광을 억제하는 방법이 알려져 있다.
그러나, 이러한 종래의 구조에서는, 전극에 대하여 수직인 방향의 발광은 억제되지만, 전극과 평행 방향의 방전은 억제되지 않아, 방전이 격벽 근방까지 넓어지기 때문에, 격벽에 의해 전자 온도가 저하하여 효율이 저하한다는 과제가 있었다. 또한, 유전체층의 막 두께를 부분적으로 바꾸기 위해서 오목부를 형성하는 방법으로서는, 예컨대 유전체층을 2층 구조로 하고, 하층을 형성한 후, 이 위에 구멍부를 갖는 상층을 적층함으로써 형성하는 방법을 들 수 있다. 그러나, 상층의 유전체층의 소성 온도가 하층의 유전체층의 소성 온도와 같은 온도이면, 상층의 유전체층의 소성 시에 하층의 유전체층이 연화하여 버려서, 상층의 유전체층에 형성한 구멍부의 형상이 유지되기 어렵게 되어, 유전체층의 오목부의 형상이 악화하여 버린다는 과제도 있다.
본 발명은, 이러한 과제를 해결하기 위하여 이루어진 것으로, 효율의 향상과 수율 좋고 안정하게 유전체층에 오목부 등을 형성할 수 있도록 하는 것을 목적으로 하다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 장치는, 기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 한 쌍의 전면 측 및 배면 측의 기판과, 격벽 사이에 방전 셀이 형성되도록 전면 측의 기판에 배열하여 형성한 다수의 표시 전극과, 이 표시 전극을 덮도록 전면 측의 기판에 형성한 유전체층과, 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 가지며, 유전체층을 연화점이 다른 적어도 2층 구조로 하고, 또한 유전체층의 방전 공간 측의 표면에 방전 셀마다 오목부를 형성한 구성으로 하고 있다.
이 구성에 의해서, 전면 측에의 빛 투과가 억제되는 영역에의 방전의 확대를 제어함으로써, 효율이 높은 방전이 가능해지는 동시에, 방전의 확대를 억제하기 위한 유전체층 오목부를 수율 좋게 안정적으로 형성할 수 있게 되는 것이다.
도 1은 본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치의 패널 구조를 도시하는 사시도,
도 2는 상기 플라즈마 디스플레이 장치의 패널에서의 방전 셀 부분의 구조를 도시하는 사시도,
도 3은 상기 플라즈마 디스플레이 장치의 효과를 설명하기 위한 개략 구성도,
도 4는 종래의 플라즈마 디스플레이 장치의 방전의 상황을 설명하기 위한 개략 구성도,
도 5는 종래의 플라즈마 디스플레이 장치의 패널 구조를 도시하는 사시도,
도 6은 상기 플라즈마 디스플레이 장치의 방전 셀 부분의 구성을 도시하는 평면도이다.
이하, 본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치에 관하여, 도 1∼도 4의 도면을 이용하여 설명한다.
도 1에 본 발명의 일 실시 형태에 의한 플라즈마 디스플레이 장치에 이용하 는 PDP의 패널 구조의 일례를 도시하고 있으며, 이 도 1에 도시하는 바와 같이 PDP는, 전면 패널(21)과 배면 패널(22)로 구성되어 있다.
전면 패널(21)은, 플로트법에 의해 제작된 붕규소 나트륨계 유리 등으로 이루어지는 유리 기판 등의 투명한 전면 측의 기판(23) 상에, 주사 전극(24)과 유지 전극(25)으로 쌍을 이루는 스트라이프 형상의 표시 전극(26)을 다수 쌍 배열하여 형성하고, 그리고 이 표시 전극(26)군을 덮도록 유전체층(27)을 형성하고, 이 유전체층(27) 상에 MgO로 이루어지는 보호막(28)을 형성함으로써 구성되어 있다. 유전체층(27)은, 예컨대 2층의 유전체층(27a, 27b)을 갖고 있다. 또한, 주사 전극(24) 및 유지 전극(25)은, 각각 투명 전극(24a, 25a) 및 이 투명 전극(24a, 25a)에 전기적으로 접속된 Cr/Cu/Cr 또는 Ag 등으로 이루어지는 버스 전극(24b, 25a)으로 구성되어 있다. 또, 도시하고 있지 않으나, 표시 전극(26) 사이에는, 차광막으로서의 블랙 스트라이프가 표시 전극(26)과 평행으로 다수 열 형성되어 있다.
또, 배면 패널(22)은, 전면 측의 기판(23)에 대향 배치되는 배면 측의 기판(29) 상에, 표시 전극(26)과 직교하는 방향으로 어드레스 전극(30)을 형성하는 동시에, 이 어드레스 전극(30)을 덮도록 유전체층(31)을 형성하고 있다. 그리고 어드레스 전극(30) 사이의 유전체층(31) 상에 어드레스 전극(30)과 평행으로 스트라이프 형상의 다수의 격벽(32)을 형성하는 동시에, 이 격벽(32) 사이의 측면 및 유전체층(31)의 표면에 형광체층(33)을 형성하고 있다. 또한, 컬러 표시를 위해 형광체층(33)은, 통상, 적, 녹, 청의 3색이 순서대로 배치되어 있다.
전면 패널(21)과 배면 패널(22)은, 표시 전극(26)과 어드레스 전극(30)이 직 교하도록, 미소한 방전 공간을 사이에 끼고 기판(23, 29)을 대향 배치하는 동시에, 주위를 봉착 부재에 의해 밀봉하고 있다. 방전 공간에는 방전 가스로서, 네온(Ne) 및 크세논(Xe) 등을 혼합하여 66500 Pa(500 Torr) 정도의 압력으로 봉입함으로써 PDP가 구성되어 있다.
따라서, PDP의 방전 공간은, 격벽(32)에 의해서 다수의 구획으로 구분되어 있고, 이 격벽(32) 사이에 발광 화소 영역이 되는 다수의 방전 셀이 형성되도록 표시 전극(26)이 설치되는 동시에, 표시 전극(26)과 어드레스 전극(30)이 직교하여 배치되어 있다.
도 2, 도 3에 전면판(21)의 하나의 방전 셀 부분을 확대하여 도시하고 있다. 도 2, 도 3에 도시하는 바와 같이, 유전체층(27)은, 표시 전극(26)을 덮도록 전면 측의 기판(23) 상에 형성한 하층의 유전체층(27a)과, 이 위를 덮도록 방전 공간 측에 형성되고, 하층의 유전체층(27a)과 연화점이 다른 상층의 유전체층(27b)으로 형성되어 있다. 그리고, 유전체층(27)의 유전체층(27b)의 표면에는, 방전 셀마다 오목부(27c)가 형성되어 있다. 이 오목부(27c)는, 상층의 유전체층(27b)만을 방전 셀마다 도려내어 형성하고, 오목부(27c)의 바닥면이 하층의 유전체층(27a)이 되도록 형성하여도 된다. 또, 바람직하게는 하층의 유전체층(27a)보다 상층의 유전체층(27b)의 연화점이 낮아지도록 형성하는 편이 좋다. 또, 오목부(27c)는 격벽(32)(도 1)보다도 내측에 위치하도록, 예컨대 격벽(32)(도 1)으로부터 적어도 20㎛ 떨어진 위치에 형성되어 있다.
여기서, 이 유전체층(27)은, 소성함으로써 유리 소결체(유전체층)가 되는 것 으로, 함유되는 유리 분말로서는, 예컨대 ZnO-B2O3-SiO2계의 혼합물, PbO-B 2O3-SiO2계의 혼합물, PbO-B2O3-SiO2-Al2O3계의 혼합물, PbO-ZnO-B 2O3-SiO2계의 혼합물, Bi2O3-B2O3-SiO2계의 혼합물 등을 들 수 있다.
또, 상층의 유전체층(27b)의 연화점은, 하층의 유전체층(27a)의 연화점보다 낮고, 상층의 유전체층(27b) 형성 후의, 보호막(28)의 형성 시의 온도나, 봉착, 배기 베이킹 시의 온도보다, 높은 것이 바람직하다. 이것은, 형성한 상층의 유전체층(27b)이, 후의 열 프로세스에 의해 재연화하는 것을 방지하기 위해서이다.
예컨대, 보호막(28)의 형성 시의 온도나, 봉착, 배기 베이킹 시의 온도가 500℃ 정도와 같은 고온인 경우, 상층의 유전체층(27b)의 연화점은 그것보다도 높은 것이 요구되며, 그와 같은 경우에는, 예컨대, 하층의 유전체층(27a)의 연화점을 570℃ 내지 600℃로 하고, 상층의 유전체층(27b)의 연화점을 540℃ 내지 570℃로 한다. 여기서, 연화점의 조정은, PbO의 조성비나 SiO2의 조성비를 변경함으로써 행한다. 일반적으로, PbO의 조성비를 높이면 연화점이 저하하고, 또, SiO2의 조성비를 낮추면, 마찬가지로 연화점이 저하한다. 연화점이 600℃ 부근인 유리 분말로서는, 예컨대, 전체를 100중량%로 하여, 산화납(PbO) 45중량%∼65중량%, 산화붕소(B2O3) 1O중량%∼30중량%, 산화규소(SiO2) 1O중량%∼3O중량%, 첨가물로서 산화칼슘(CaO) 1중량%∼10중량%, 산화알루미늄(Al2O3) O중량%∼3중량%라는 조성의 것을 들 수 있으며, 이에 대하여 연화점을 30℃ 내리기 위해서는, PbO의 중량%를 5 ∼10% 낮춤으로써 실현할 수 있다.
또, 보호막(28) 형성 시의 온도나, 봉착, 배기 베이킹 시의 온도가 예컨대 400℃ 정도와 같은 경우, 상층의 유전체층(27b)의 연화점으로서는, 400℃ 이상이면 되고, 상층의 유전체층(27b)과 하층의 유전체층(27a)과의 연화점의 온도차를 크게 할 수 있기 때문에, 본 발명의 효과를 얻기 위해서는 유리해진다. 이 경우, 예컨대, 상층의 유전체층(27b)의 연화점을 400℃ 내지 500℃로 하고, 하층의 유전체층(27a)과의 연화점을 500℃ 내지 600℃로 한다. 여기서, 연화점이 400℃ 내지 500℃의 유리 분말의 성분으로서는, PbO의 조성비를 높이거나, 또는, SiO2의 조성비를 낮춤으로써 제작할 수 있고, 예컨대, 전체를 100중량%로 하여, 산화납(PbO) 55중량%∼85중량%, 산화붕소(B2O3) 1O중량%∼3O중량%, 산화규소(SiO2) 1중량%∼20중량%, 첨가물로서 산화칼슘(CaO) 1중량%∼10중량%, 산화알루미늄(Al2O3) 0중량%∼3중량% 등을 들 수 있다. 또, 연화점이 500℃ 내지 600℃의 유리 분말의 성분으로서는, 앞서 기술한 것과 반대로, PbO의 조성비를 낮추거나, 또는 SiO2의 조성비를 높임으로써 제작할 수 있고, 예컨대, 전체를 100중량%라 하여, 산화납(PbO) 45중량%∼65중량%, 산화붕소(B2O3) 10중량%∼3O중량%, 산화규소(SiO2) 1O중량%∼3O중량%, 첨가물로서 산화칼슘(CaO) 1중량%∼1O중량%, 산화알루미늄(Al2O3) 0중량%∼3중량% 등을 들 수 있다. 본 발명에서는, 이상과 같은, 연화점이 다른 유리 분말을 사용하여 연화점이 다른 유전체층을 형성하는 것이다.
즉, 본 발명에서는, 유전체층(27)의 방전 공간 측의 표면에, 발광 화소 영역을 형성하는 방전 셀마다 오목부(27c)를 형성한 것이다. 도 3에 본 발명에서의 플라즈마 디스플레이 장치의 효과를 설명하기 위한 개략 구성도를 도시한다. 도 3에 도시하는 바와 같이, 유전체층(27)의 막 두께가 얇게 된 오목부(27c)의 바닥면은 용량이 커지기 때문에, 방전을 위한 전하는 오목부(27c)의 바닥면에 집중적으로 형성되게 되어, 도 3의 A와 같이 방전 영역을 제한할 수 있다.
도 4에 종래의 플라즈마 디스플레이 장치의 방전 상황을 설명하기 위한 개략 구성도를 도시하고 있다. 도 4에 도시하는 바와 같이, 오목부가 없는 종래의 구조에서는, 유전체층(7)의 막 두께가 일정하므로, 용량이 유전체층의 면 상에서 일정해져, B와 같이 방전이 전극 부근으로 넓어진다. 이 때문에, 전면 측에 빛이 투과하는 것을 차폐되는 부분의 형광체를 발광시키기 때문에, 효율이 저하한다는 문제나, 인접 셀에 가까운 부분까지 전하가 형성되기 때문에, 인접 셀과의 오(誤)방전이 발생하기 쉽다는 문제가 생기는 경우가 있다.
또한, 유전체층(27)에 오목부(27c)를 형성하는 방법으로서는, 예컨대 유전체층(27)을 2층의 하층의 유전체(27a)와 상층의 유전체(27b)로 하고, 하층의 유전체층(27a)을 형성한 후, 이 위에 구멍부를 갖는 상층의 유전체층(27b)을 적층함으로써 형성한다는 방법을 들 수 있다. 이 경우, 상층의 유전체층(27b)의 소성 온도가 하층의 유전체층(27a)의 소성 온도와 같은 온도이면, 상층의 유전체층(27b)의 소성 시에 하층의 유전체층(27a)도 재연화하여 버려서, 상층의 유전체층(27b)에 형성한 구멍부의 형상이 유지되기 어렵게 되어, 유전체층(27)의 오목부(27c)의 형상이 악 화하여 버린다는 문제가 발생하는 경우가 있다.
그러나, 본 발명에 의하면, 표시 전극을 덮는 하층의 유전체층(27a)보다 방전 공간 측의 상층에 있는 유전체층(27b) 쪽의 연화점을 낮게 구성하고 있기 때문에, 하층의 유전체(27a)를 소성한 후에 상층의 유전체(27b)를 도포, 건조하여 소성하는 단계에서, 하층의 유전체(27a)가 재연화하는 일이 없어, 안정한 형상의 오목부(27c)를 형성할 수 있게 된다.
그런데, PDP의 고 효율화를 달성하기 위해서는, 방전을 제어하여 전면 측에의 빛 투과가 차폐되는 부분에서의 방전을 극력 억제하는 것이 필요하다. 이 효율 향상의 수법의 하나로서, 예컨대 일본국 특개평 8-250029호 공보에 기재되어 있는 바와 같이, 금속 행 전극 상의 유전체 막 두께를 두껍게 하여 금속 행 전극에서 마스크되는 부분의 발광을 억제하는 방법이 알려져 있다. 그러나, 상술한 종래의 구조에서는, 전극에 대하여 수직인 방향의 발광은 억제되지만, 전극과 평행 방향의 방전은 억제되지 않아, 격벽 근방까지 방전이 넓어진다. 이 경우는, 격벽에 의해 전자 온도가 저하하기 때문에 효율이 저하할 우려가 있다. 또한, 격벽 부근에서 방전을 행하면 격벽이 음으로 대전하는 것이 알려져 있으며, 이에 의해 양 이온을 끌어당기기 때문에, 이온 폭격을 받아 에칭되는 것이 알려져 있다. 이들에 의해, 에칭된 격벽이 형광체에 내려 쌓이는 등 하여, 특성을 열화시킬 우려가 있다.
그러나, 본 발명에 의하면, 방전 셀마다 오목부(27c)를 형성하고, 또한 격벽(32)보다도 내측에 오목부(27c)를 형성함으로써, 오목부(27c)의 바닥면에만 방전을 제어할 수 있어, 격벽(32) 부근에서의 방전을 억제할 수 있다.
즉, 본 발명에 의하면, 비발광 영역에서 막 두께가 두꺼워지는 상층의 유전체층(27b)의 유전율을 하층의 유전체층(27a)보다도 작게 함으로써, 그 영역의 용량을 작게 할 수 있어, 거기에 머무는 전하를 억제할 수 있다. 또, 용량을 작게 하면, 그 부분에서의 방전 개시 전압도 그에 따라 상승하기 때문에, 그 부분에서의 방전이 또한 억제되는, 즉, 방전이 오목부(27c)의 바닥면에 제한되게 되어, 인접 셀과의 크로스토크를 대폭적으로 억제할 수 있다.
또, 본 발명에 적용 가능한 오목부(27c)의 형상으로서는, 상기의 형상 이외에, 원주, 원추, 삼각기둥, 삼각뿔 등의 형상이어도 되며, 상기 실시 형태로 한정되는 것은 아니다.
다음으로, PDP의 제조방법에 관해서 설명한다.
먼저, 전면 패널(21)의 전면 측의 기판(23)으로서의 유리 기판 상에, ITO나 SnO2 등으로 이루어지는 주사 전극(24), 유지 전극(25)으로 이루어지는 투명 전극 재료막을 스퍼터법에 의해 동일하게 막형성하는 공정이다. 이 때 투명 전극 재료막의 막 두께는 약 1OOnm이다. 다음으로, 투명 전극 재료막 상에, 노볼락 수지를 주성분으로 하는 포지티브형 레지스트를 1.5∼2.0㎛의 막 두께로 도포하고, 원하는 패턴의 노광건판을 통하여 자외선을 노광하여 레지스트를 경화시킨다. 다음으로, 알칼리 수용액으로 현상을 행하여, 레지스트 패턴을 형성한다. 그 후, 염산을 주성분으로 하는 용액에 기판을 침지시켜 에칭을 행하여, 불필요 부분의 제거를 행하고, 마지막으로 레지스트를 박리하여 투명 전극을 형성한다.
다음에, 버스 전극(24b, 25b)을 형성하는 공정이다. RuO2 등으로 이루어지는 흑색 안료, 글라스 프릿(glass frit)(PbO-B2O3-SiO2계나 Bi2O 3-B2O3-SiO2계 등)을 함유하는 흑색 전극 재료막과, Ag 등의 도전성 재료, 글라스 프릿(PbO-B2O3-SiO2 계나 Bi2O3-B2O3-SiO2계 등)을 함유하는 금속 전극 재료막으로 이루어지는 전극 재료막을 도포, 건조시킨다. 그 후, 원하는 패턴의 노광건판을 통하여 자외선을 조사하여 노광부를 경화시키고, 그 후, 알칼리성 현상액(0.3 wt%의 탄산나트륨 수용액)을 이용하여 현상하여 원하는 패턴을 형성한다. 그 후 공기 중에서 유리 재료의 연화점 이상의 온도로 소성을 행하여, 버스 전극(24a, 25a)을 주사 전극(24), 유지 전극(25)이 되는 투명 전극 상에 고착시킨다. 이와 같이 투명 전극 상에 버스 전극을 형성함으로써, 전면 패널(21)의 표시 전극(26)을 형성할 수 있다.
다음으로, 유전체층(27)을 형성하는 공정이다. 유리 분말, 결착 수지, 및 용제를 함유하는 페이스트상의 유리 분말 함유 조성물(유리 페이스트 조성물)을, 예컨대 다이 코트법을 이용하여 표시 전극(26)이 형성된 유리 기판의 표면에 도포, 건조하여 소성함으로써, 유리 기판의 표면에 유전체층(27)을 형성한다. 또한, 유리 페이스트 조성물을 지지 필름 상에 도포하고, 도포막을 건조시켜 막 형성 재료층을 형성하고, 지지 필름 상에 형성된 막 형성 재료층(시트상 유전체 재료)을 이용하여 2층으로 이루어지는 유전체층을 형성하여도 된다. 이 경우, 유전체층(27)은 시트상 유전체 재료의 커버 필름을 박리한 후, 유전체 재료층의 표면이 유리 기판에 접하도록 시트상 유전체 재료를 포개면서, 지지 필름 측으로부터 가열 롤러로 압착하여 유리 기판에 고착한다. 그 후, 유리 기판 상에 고착된 유전체 재료층으로부터 지지 필름을 박리 제거한다. 이 때, 압착에 사용하는 수단으로서는, 가열 롤러 이외에 가열하지 않는 단순한 롤러여도 된다. 또, 유전체층(27)의 방전 공간 측의 표면에 오목부(27c)를 형성하는 방법으로서는, 유전체층(27)을 예컨대 2층 구조로 하고, 먼저 하층의 유전체층(27a)을 형성한 후, 상층의 유전체층(27b)으로서, 유리 페이스트 조성물에 감광성 재료를 첨가하여 제작한 감광성 유리 페이스트 조성물을 하층의 유전체층(27a) 상에 도포하고, 이 상층의 유전체층(27b)에 구멍부가 형성되도록, 노광, 현상하고, 그 후, 소성함으로써, 유전체층(27)으로서 오목부를 가진 것으로 한다는 방법을 들 수 있다. 여기서, 상층의 유전체층(27a)와 하층의 유전체층(27b)에 함유되는 유리 분말의 연화점은, 각각 다른 것으로 함으로써, 상층의 유전체층(27b)의 소성 시에, 하층의 유전체층(27a)이 연화하지 않도록 하고 있다.
다음에 보호막(28)을 형성하는 공정이다. MgO(산화마그네슘)을 전자빔 증착법을 이용하여 유전체층(27) 상에 동일하게 막형성하여, 막 두께 약 600 nm의 보호막(28)을 형성함으로써, 상층의 유전체(27a)의 연화점과 하층의 유전체(27b)의 연화점이 다른 원하는 입체 구조의 유전체층(27)을 갖는 PDP의 전면 패널(21)을 얻을 수 있다.
다음으로, PDP의 배면 패널(22)의 제조 방법에 관해서 설명한다. 플로트법에 의해 제조된 배면 패널(22)의 기판(29)으로서의 유리 기판에 대하여, 전면 패널(21)의 버스 전극(24b, 25b)과 마찬가지로 하여 어드레스 전극(30)을 형성한 다. 그 위에 전면 패널(21)과 마찬가지로 하여 유전체층(31)을 형성하고, 그 위에 격벽(32)을 형성한다.
이 유전체층(31)의 형성에 이용하는 재료로서는, 유리 분말, 결착 수지 및 용제를 함유하는 페이스트상의 유리 분말 함유 조성물(유리 페이스트 조성물)을 조제하고, 이 유리 페이스트 조성물을 지지 필름 상에 도포한 후, 도포막을 건조하여 막 형성 재료층을 형성한 것을 이용할 수 있다. 지지 필름 상에 형성된 막 형성 재료층을, 어드레스 전극(30)이 형성된 유리 기판의 표면에 전면 패널(21)과 동일한 수법으로 전사법(轉寫法)에 의해 고착하고, 이 전사법으로 고착된 막 형성 재료층을 소성함으로써, 유리 기판의 표면에 유전체층(31)을 형성할 수 있다. 또 마찬가지로, 격벽(32)의 형성 시에도 이들 재료와 전사법에 의한 막 형성 재료층을 이용할 수 있다.
또, 격벽(32)을 패터닝하는 방법으로서는, 포토리소그래피법이나 샌드블라스트법을 이용하여 형성할 수 있다.
다음에, R, G, B에 대응하는 형광체를 도포하고 소성을 행하여 격벽(32) 사이에 형광체층(33)을 형성함으로써, 배면 패널(22)을 얻을 수 있다.
그리고, 이렇게 하여 제작한 전면 패널(23)과 배면 패널(21)을, 각각의 표시 전극(26)과 어드레스 전극(30)이 거의 직각으로 교차하도록 위치맞춤을 하여 대향 배치하고, 그 주변부를 시일재에 의해서 봉착하여 접착하고, 그 후, 격벽(32)으로 구분된 공간의 가스의 배기를 행하고, 다음에 Ne, Xe 등의 방전 가스를 봉입하여 가스 공간을 밀봉시킴으로써, 도 1에 도시하는 것과 같은 구성의 PDP를 완성시킬 수 있다.
이상과 같이 본 발명의 플라즈마 디스플레이 장치에 의하면, 유전체층을 연화점이 다른 적어도 2층 구조로 하고, 또한 상기 유전체층의 방전 공간 측의 표면에 상기 방전 셀마다 오목부를 형성함으로써, 방전을 제어할 수 있어, 효율의 향상과 화질의 향상을 달성할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 기판 사이에 격벽에 의해 구분된 방전 공간이 형성되도록 대향 배치한 한 쌍의 전면 측 및 배면 측의 기판과,
    상기 격벽 사이에 방전 셀이 형성되도록 상기 전면 측의 기판에 배열하여 형성한 복수의 표시 전극과,
    이 표시 전극을 덮도록 전면 측의 기판에 형성한 유전체층과,
    상기 표시 전극 사이에서의 방전에 의해 발광하는 형광체층을 가지며,
    상기 유전체층은,
    표시 전극을 덮도록 전면 측의 기판 상에 형성한 하층의 유전체층과, 이 위를 덮도록 방전 공간 측에 형성된 상층의 유전체층의 2층 구조로 형성되고,
    상기 하층의 유전체층을 상기 상층의 유전체층보다도, 유전율이 크며, 또한, 연화점이 높은 구성으로 하고,
    상기 상층의 유전체층을, 상기 방전 셀마다 관통 구멍을 형성한 시트 형상으로 하여, 상기 하층의 유전체층 표면을 상기 관통 구멍을 통해 노출시킨 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서, 상기 유전체층은, ZnO-B2O3-SiO2계의 혼합물, PbO-B2O3-SiO2계의 혼합물, PbO-B2O3-SiO2-Al2O3계의 혼합물, PbO-ZnO-B2O3-SiO2계의 혼합물, Bi2O3-B2O3-SiO2계의 혼합물 중에서 선택되는 유리 분말에 의해 구성하고, 상기 상층의 유전체층을 구성하는 상기 유리 분말의 유전율이 상기 하층의 유전체층을 구성하는 유리 분말의 유전율보다 작으며, 또한 상기 상층의 유전체층을 구성하는 유리 분말의 연화점이 상기 하층의 유전체층을 구성하는 유리 분말의 연화점보다 낮아지도록 해서, 유리 분말을 시트 형상으로 하여 형성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020037014886A 2002-03-06 2003-03-05 플라즈마 디스플레이 장치 KR100653667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00059928 2002-03-06
JP2002059928 2002-03-06
PCT/JP2003/002573 WO2003075301A1 (fr) 2002-03-06 2003-03-05 Ecran a plasma

Publications (2)

Publication Number Publication Date
KR20030091095A KR20030091095A (ko) 2003-12-01
KR100653667B1 true KR100653667B1 (ko) 2006-12-04

Family

ID=27784772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014886A KR100653667B1 (ko) 2002-03-06 2003-03-05 플라즈마 디스플레이 장치

Country Status (6)

Country Link
US (1) US7489079B2 (ko)
EP (1) EP1391907A4 (ko)
JP (1) JP2003331734A (ko)
KR (1) KR100653667B1 (ko)
CN (1) CN1287407C (ko)
WO (1) WO2003075301A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842979B1 (ko) * 2002-03-06 2008-07-01 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 장치
KR100592260B1 (ko) 2003-12-22 2006-06-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100683669B1 (ko) * 2004-03-08 2007-02-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100684831B1 (ko) * 2004-08-12 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
KR100728673B1 (ko) 2005-01-13 2007-06-15 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100659090B1 (ko) * 2005-08-06 2006-12-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100795806B1 (ko) 2006-08-18 2008-01-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20100205804A1 (en) * 2009-02-17 2010-08-19 Alireza Ousati Ashtiani Thick Conductor
CN103296048B (zh) * 2013-05-22 2016-05-25 安徽唯象光电技术有限公司 一种基于电致发光原理的发光结构及显示器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156168A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法
JP2000223032A (ja) * 1999-01-28 2000-08-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2001357784A (ja) * 2000-01-26 2001-12-26 Matsushita Electric Ind Co Ltd 面放電型表示デバイス
KR20030090802A (ko) * 2002-01-28 2003-11-28 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964716B2 (ja) 1991-08-05 1999-10-18 日本電気株式会社 ガス放電表示板
JP2705530B2 (ja) 1993-09-06 1998-01-28 日本電気株式会社 プラズマディスプレイパネル及びその製造方法
JP3476224B2 (ja) * 1993-10-06 2003-12-10 富士通株式会社 プラズマディスプレイパネルの製造方法
JP3224486B2 (ja) * 1995-03-15 2001-10-29 パイオニア株式会社 面放電型プラズマディスプレイパネル
JP3778223B2 (ja) * 1995-05-26 2006-05-24 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル
JP3163563B2 (ja) 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
US6215246B1 (en) * 1997-02-03 2001-04-10 Lg Electronics Inc. Substrate structure of plasma display panel and its fabricating method
JP3739163B2 (ja) * 1997-03-31 2006-01-25 三菱電機株式会社 プラズマディスプレイパネル
JP3909502B2 (ja) * 1997-09-17 2007-04-25 株式会社日立プラズマパテントライセンシング ガス放電表示パネル
JP3688114B2 (ja) * 1998-04-14 2005-08-24 パイオニア株式会社 プラズマディスプレイパネル
JPH11306994A (ja) * 1998-04-21 1999-11-05 Pioneer Electron Corp プラズマディスプレイパネル及びその製造方法
KR100322071B1 (ko) * 1999-03-31 2002-02-04 김순택 플라즈마 표시장치 및 그의 전계집중부를 가진 유전체층 제조방법
WO2000067283A1 (fr) 1999-04-28 2000-11-09 Matsushita Electric Industrial Co., Ltd. Ecran a plasma
US6853138B1 (en) * 1999-11-24 2005-02-08 Lg Electronics Inc. Plasma display panel having grooves in the dielectric layer
CN101090054B (zh) * 2000-01-26 2010-05-26 松下电器产业株式会社 消耗功率抑制效果良好的面放电型显示器件
JP2002025450A (ja) 2000-07-12 2002-01-25 Mitsubishi Electric Corp Ac面放電型プラズマディスプレイパネル用基板、ac面放電型プラズマディスプレイパネル及びac面放電型プラズマディスプレイ装置
JP2002042661A (ja) * 2000-07-24 2002-02-08 Nec Corp プラズマディスプレイパネル及びその製造方法
KR100842979B1 (ko) * 2002-03-06 2008-07-01 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 장치
JP2004335280A (ja) * 2003-05-08 2004-11-25 Pioneer Electronic Corp プラズマディスプレイパネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156168A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法
JP2000223032A (ja) * 1999-01-28 2000-08-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2001357784A (ja) * 2000-01-26 2001-12-26 Matsushita Electric Ind Co Ltd 面放電型表示デバイス
KR20030090802A (ko) * 2002-01-28 2003-11-28 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
JP2003331734A (ja) 2003-11-21
US20040174119A1 (en) 2004-09-09
CN1287407C (zh) 2006-11-29
EP1391907A4 (en) 2008-07-02
WO2003075301A1 (fr) 2003-09-12
CN1515017A (zh) 2004-07-21
KR20030091095A (ko) 2003-12-01
US7489079B2 (en) 2009-02-10
EP1391907A1 (en) 2004-02-25

Similar Documents

Publication Publication Date Title
JPH11233026A (ja) 互いに異なる厚さの誘電体層を有するプラズマディスプレイパネル
KR100547309B1 (ko) 플라즈마 디스플레이 장치
KR100653667B1 (ko) 플라즈마 디스플레이 장치
JP3438641B2 (ja) プラズマディスプレイパネル
JP4375113B2 (ja) プラズマディスプレイパネル
JP4195997B2 (ja) プラズマディスプレイパネルおよびその製造方法
JP4259190B2 (ja) プラズマディスプレイパネルの製造方法
JP2003217461A (ja) プラズマディスプレイ装置
KR100726643B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
JP2005116349A (ja) プラズマディスプレイ装置
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
KR19990011823A (ko) 플라즈마 디스플레이 패널 및 제조방법
KR100189613B1 (ko) 플라즈마 표시패널
KR100705288B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100260365B1 (ko) 직류형 플라즈마 디스플레이 패널의 제조방법
US7768205B2 (en) Plasma display panel and method of manufacturing the same
JP2008103217A (ja) プラズマディスプレイパネル
JP2005135831A (ja) プラズマディスプレイパネル
JP2000133142A (ja) プラズマディスプレイパネル及びその製造方法
JP2005135832A (ja) プラズマディスプレイパネル
KR19980085030A (ko) 플라즈마 표시 패널 및 그 제조 방법
KR20090030004A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090035210A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20000004389A (ko) 플라즈마 디스플레이 패널의 배면기판 제조방법
JP2013222572A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee