KR100696635B1 - 플라즈마 디스플레이 패널 및 이의 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 이의 제조방법 Download PDF

Info

Publication number
KR100696635B1
KR100696635B1 KR1020050096511A KR20050096511A KR100696635B1 KR 100696635 B1 KR100696635 B1 KR 100696635B1 KR 1020050096511 A KR1020050096511 A KR 1020050096511A KR 20050096511 A KR20050096511 A KR 20050096511A KR 100696635 B1 KR100696635 B1 KR 100696635B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
forming groove
substrate
groove
Prior art date
Application number
KR1020050096511A
Other languages
English (en)
Inventor
황용식
김정남
신혜원
양학철
조태승
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050096511A priority Critical patent/KR100696635B1/ko
Priority to JP2006230901A priority patent/JP2007109635A/ja
Priority to CNA2006101524033A priority patent/CN1949435A/zh
Priority to EP06121613A priority patent/EP1775747A3/en
Priority to US11/544,758 priority patent/US20070085479A1/en
Application granted granted Critical
Publication of KR100696635B1 publication Critical patent/KR100696635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Abstract

본 발명은 고정세, 고효율 디스플레이 실현이 가능한 방전셀 구조를 갖는 플라즈마 디스플레이 패널과 이를 제조하는 방법에 관한 것이다.
본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 제조방법은, 기판 상에 제1 전극을 형성하는 단계와, 상기 기판 상에 상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계와, 상기 제1 유전층을 덮도록 제2 유전층을 형성하는 단계와, 상기 제2 유전층 위에 레지스트(resist)를 도포하는 단계와, 상기 레지스트를 패터닝하는 단계와, 상기 패터닝된 레지스트를 보호막으로 상기 제2 유전층을 식각하여 방전공간 형성홈과 전극 형성홈을 함께 형성하는 단계와, 상기 전극 형성홈을 전극 페이스트로 매립하여 제2 전극 및 제3 전극을 형성하는 단계, 및 상기 전극 페이스트로 매립된 전극 형성홈을 덮도록 상기 제2 유전층의 일부에 제3 유전층을 형성하는 단계를 포함한다.
플라즈마, 대향방전, 에칭, 패턴인쇄

Description

플라즈마 디스플레이 패널 및 이의 제조방법{PLASMA DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 제1 실시예의 변형예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 개략적으로 도시한 평면도이다.
도 4는 도 1에 도시된 플라즈마 디스플레이 패널을 결합하여 Ⅳ-Ⅳ 선을 따라 잘라서 본 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하는 순서도이다.
도 6a 내지 도 6f는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 도시한 공정도이다.
도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조공정에서 제2 유전층을 식각하여 형성될 전극 형성홈과 방전공간 형성홈의 패턴의 일례를 도시한 평면도이다.
도 8은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조공정에서 제2 유전층을 식각하여 형성될 전극 형성홈과 방전공간 형성홈의 패턴의 다른 일례를 도시한 평면도이다.
도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하는 순서도이다.
도 10a 내지 도 10e는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 도시한 공정도이다.
본 발명은 플라즈마 디스플레이 패널과 이의 제조방법에 관한 것으로서, 보다 상세하게는 고정세, 고효율 디스플레이 실현이 가능한 방전셀 구조를 갖는 플라즈마 디스플레이 패널과 이를 제조하는 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(PDP, plasma display panel)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(VUV, vacuum ultraviolet)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 플라즈마 디스플레이 패널은 60인치 이상의 초대형 화면을 불과 10㎝ 이내의 두께로 구현할 수 있고, 음극선관(CRT, cathode ray tube)과 같은 자발광 디스플레이 소자이므로 색 재현력이 우수하고 시야각에 따른 왜곡현상이 없는 특성을 가진다. 또한 액정 디스플레이(LCD, Liquid Crystal Display) 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 가지므로 차세대 산업용 평판 디스플레이 및 가정용 TV 디스플레이로 각광 받고 있다.
플라즈마 디스플레이 패널의 구조는 1970년대부터 오랜 기간에 걸쳐 발전되어 왔는데, 현재 일반적으로 알려져 있는 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 동일 면상에 위치한 두 개의 전극을 포함한 1개의 기판과 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 또 다른 기판으로 이루어지며, 그 사이에 방전가스가 봉입된 구조이다. 일반적으로 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사전극과 대향하고 있는 어드레스전극의 방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일 면상에 위치한 두 전극군(群)에 의해 이루어진다.
최근 시장에서 선보이고 있는 플라즈마 디스플레이 패널은 42인치 급에서 XGA(1024×768)급의 해상도를 보이고 있는데, 궁극적으로 Full-HD(High Definition)급의 화상을 표현할 수 있는 디스플레이 소자가 요구되고 있는 실정이다. 플라즈마 디스플레이 패널에서 Full-HD급(1920×1080)의 화상을 표현할 수 있기 위해서는 방전셀의 크기를 줄이는 것, 즉 고정세를 이루는 것이 필요하다.
종래 3전극 면방전형 구조를 갖는 플라즈마 디스플레이 패널에서 방전셀 크기의 감소는 곧 전극 길이와 면적의 감소를 의미한다. 이는 결과적으로 플라즈마 디스플레이 패널의 휘도 및 효율의 감소와 함께 방전개시전압의 상승이라는 문제를 야기할 수 있다. 따라서 플라즈마 디스플레이 패널이 고정세로 갈수록 어드레스방전은 대향방전으로 유지방전은 면방전으로 발생시키고 있는 종래의 3전극 면방전형 구조와는 다른 구조가 필요하게 되었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 방전셀의 크기가 작아짐에 따라 야기되는 방전의 불리함을 극복하기 위해 한 쌍의 표시전극 간에 발생되는 유지방전을 대향방전으로 유도할 수 있는 방전셀 구조를 갖는 플라즈마 디스플레이 패널을 제공하는 것이다.
본 발명의 다른 목적은 유지방전을 대향방전으로 유도할 수 있는 방전셀 구조를 에칭공정으로 제작함으로써 우수한 방전면을 갖도록 할 수 있고, 공정시간을 단축시킬 수 있는 플라즈마 디스플레이 패널의 제조방법을 제공하는 것이다.
본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판과, 상기 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들과, 상기 제1 기판에 제1 방향을 따라 나란히 형성되는 제1 전극들과, 상기 제1 기판에 상기 제1 전극과 이격되어, 이 제1 방향과 교차하는 제2 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제2 전극과 제3 전극들, 및 상기 각 방전셀 내에 형성되는 형광체층을 포함한다.
이 때, 상기 제2 전극과 제3 전극들은 상기 제1 기판으로부터 상기 제2 기판을 향하는 제3 방향으로 돌출되어 유전층으로 둘러싸이며, 그 사이에 방전공간을 두고 서로 대향하도록 형성되고, 상기 각 방전공간의 내부 폭은 상기 제2 전극과 제3 전극이 대향하는 부분에서 최대값을 갖는다.
또한 상기 제2 전극과 제3 전극을 둘러싼 유전층이 각 방전공간 내부로 노출되는 방전면은 만곡면으로 형성될 수 있다.
상기 제1 전극을 덮으며 상기 제1 전극을 상기 제2 전극 및 제3 전극과 이격시키는 유전층이 형성되며, 이 유전층은 내에칭성을 갖는 유전체 재료로 이루어질 수 있다. 그리고 상기 제2 전극과 제3 전극을 둘러싼 유전층은 에칭성을 갖는 유전체 재료로 이루어지는 것이 바람직하다.
상기 제2 전극과 제3 전극은 상기 각 방전셀의 경계를 지나도록 형성되며, 서로 교번하여 배열될 수 있다.
본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법은, 기판 상에 제1 전극을 형성하는 단계와, 상기 기판 상에 상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계와, 상기 제1 유전층을 덮도록 제2 유전층을 형성하는 단계와, 상기 제2 유전층 위에 레지스트(resist)를 도포하는 단계와, 상기 레지스트를 패터닝하는 단계와, 상기 패터닝된 레지스트를 보호막으로 상기 제2 유전층을 식각하여 방전공간 형성홈과 전극 형성홈을 함께 형성하는 단계와, 상기 전극 형성홈을 전극 페이스트로 매립하여 제2 전극 및 제3 전극을 형성하는 단계, 및 상기 전극 페이스트로 매립된 전극 형성홈을 덮도록 상기 제2 유전층의 일부에 제3 유전층을 형성하는 단계를 포함한다.
상기 제1 전극은 제1 방향으로 벋어 형성되는 버스전극과, 상기 버스전극으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극을 포함한다.
상기 제2 유전층은 상기 제1 유전층을 더 두껍게 형성할 수 있으며, 제1 유 전층은 내에칭성을 갖는 유전체 재료로 이루어질 수 있고, 제2 유전층은 에칭성을 갖는 유전체 재료로 이루어질 수 있다.
상기 전극 형성홈은 상기 제1 전극이 벋어 형성되는 방향과 교차하는 방향으로 벋어 형성된다.
상기 방전공간 형성홈과 전극 형성홈을 형성하는 단계는, 상기 제2 유전층 위에 레지스트를 도포하고, 노광, 현상하여 패터닝한 다음, 에칭액을 분사하여 에칭한다. 상기 레지스트는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)를 사용할 수 있다.
상기 방전공간 형성홈의 폭이 상기 전극 형성홈의 폭보다 더 넓게 형성되며, 상기 방전공간 형성홈의 깊이는 상기 전극 형성홈의 깊이보다 더 깊게 형성될 수 있다.
상기 전극 형성홈은 연속되게 이어지는 그루브(groove) 형상으로 형성되며, 상기 방전공간 형성홈은 다수의 독립적인 방전공간이 형성되어 단속적으로 나란히 배열되거나, 연속되게 이어지는 그루브(groove) 형상으로 형성될 수 있다.
상기 전극 형성홈을 매립하는 전극 페이스트는 은(Ag) 페이스트가 사용될 수 있다.
상기 전극 형성홈을 매립하는 전극 페이스트는 디스펜서를 이용하여 상기 전극 형성홈에 주입되거나, 선택적으로, 패턴 인쇄를 통하여 상기 전극 형성홈 내에 형성될 수 있다.
상기 제3 유전층은 패턴 인쇄를 통하여 형성될 수 있으며, 상기 제3 유전층 형성 후 소성하는 단계를 더욱 포함할 수 있다.
본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 제조방법은, 제1 기판 상에 제1 전극을 형성하는 단계와, 상기 제1 기판 상에 상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계와, 제2 기판 상에 제2 유전층을 형성하는 단계와, 상기 제2 유전층 위에 레지스트를 도포하는 단계와, 상기 레지스트를 패터닝하는 단계와, 상기 패터닝된 레지스트를 보호막으로 상기 제2 유전층을 식각하여 방전공간 형성홈과 전극 형성홈을 함께 형성하는 단계와, 상기 전극 형성홈을 전극 페이스트로 매립하여 제2 전극 및 제3 전극을 형성하는 단계, 및 상기 제1 기판과 상기 제2 기판을 합착하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이다.
도시된 바와 같이, 본 실시예에 따른 플라즈마 디스플레이 패널은 기본적으로 배면기판(10)과 전면기판(20)이 소정의 간격을 두고 서로 대향 배치되고, 이들 배면기판(10)과 전면기판(20)의 사이공간에는 다수의 방전셀들(18)이 격벽(16)에 의해 구획된다. 방전셀(18) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(19)이 격벽면과 바닥면을 따라 형성되며, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.
전면기판(20)의 배면기판(10) 대향면에는 일 방향(도면의 y축 방향)을 따라 어드레스전극(32)들이 나란히 형성되고, 이들 어드레스전극(32)을 덮으면서 전면기판(20)의 내측면 전체에 유전층(28)이 형성된다. 어드레스전극들(32)은 이웃한 것끼리 소정의 간격을 유지하면서 서로 나란하게 형성된다.
어드레스전극들(32) 위로는 이들과 이격되어 표시전극들(25)이 형성되는데, 이들 표시전극들(25)은 어드레스전극(32)들과 유전층(28)을 사이에 두고 이격됨으로써 전기적으로 구분되도록 형성된다.
배면기판(10) 상에는 격벽(16)이 형성되는데, 본 실시예에서 격벽(16)은 어드레스전극(32)과 나란한 방향으로 길게 뻗어 형성되는 제1 격벽부재(16a)와, 이 제1 격벽부재(16a)와 교차하도록 형성되면서 각각의 방전셀(18)을 독립적인 방전공간으로 구획하는 제2 격벽부재(16b)로 이루어진다. 이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있고, 방전셀을 구획하는 다양한 형상의 격벽구조도 가능하며, 이 또한 본 발명의 범위에 속한다.
또한 다른 예로 배면기판(10) 상에 유전층을 형성하고, 그 위로 상기 격벽(16)을 형성할 수도 있다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방 전셀의 구조를 개략적으로 도시한 평면도이다.
도 2를 참조하면, 표시전극(25)은 각 방전셀(18)에 대응되는 유지전극(21)과 주사전극(23)을 포함하며, 이들 유지전극(21) 및 주사전극(23)은 어드레스전극(32)과 교차하는 방향(도면의 x축 방향)을 따라 각각 길게 뻗어 형성된다. 이러한 표시전극(25) 중 유지전극(21)은 주로 방전유지기간의 방전에 필요한 전압을 인가하기 위한 전극의 역할을 하며, 주사전극(23)은 리셋기간, 어드레스기간 및 방전유지기간에 각각 필요한 전압을 인가하기 위한 전극의 역할을 한다. 따라서 주사전극(23)은 리셋기간, 어드레스기간 및 유지기간의 방전에 모두 관여하게 되며, 유지전극(21)은 주로 유지기간의 방전에 관여하게 된다. 그러나 각 전극에 인가되는 전압에 따라 그 역할을 달리할 수 있으므로 본 발명이 이에 한정될 필요는 없다.
상기 유지전극(21)과 주사전극(23)은 방전셀(18)의 경계를 지나도록 형성되며, 서로 교번하여 배열된다.
본 실시예에서 어드레스전극(32)은 방전셀(18)의 일측 가장자리에 연(連)하여 길게 이어지는 버스전극(32b)과 이 버스전극(32b)으로부터 대향측 가장자리를 향해 연장되는 돌출전극(32a)을 포함한다. 이 때, 돌출전극(32a)은 패널의 개구율 확보를 위해 투명전극, 일례로 ITO(Indium Tin Oxide) 전극으로 형성될 수 있으며, 버스전극(32b)은 상기 투명전극의 높은 저항을 보상하여 통전성을 좋게하기 위하여 금속전극으로 이루어지는 것이 바람직하다. 본 실시예에 따른 플라즈마 디스플레이 패널에서 돌출전극(32a)은 직사각형상의 평면형상을 갖는다. 이러한 돌출전극은 방전셀(18) 내에서 발생되는 방전 메커니즘을 고려하여 다양한 형상으로 변형되 어 형성될 수 있다.
도 3은 본 발명의 제1 실시예의 변형예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 개략적으로 도시한 평면도이다.
도 3에 도시된 바와 같이, 어드레스전극(32')의 버스전극(32'b)이 제1 격벽부재(16a) 위를 지나도록 배치될 수 있으며, 이 때 어드레스전극(32')의 돌출전극(32'a)은 방전셀(18) 중심을 향해 연장되어 상기 방전셀(18)을 적어도 일부분 덮도록 배치된다.
도 4는 도 1에 도시된 플라즈마 디스플레이 패널을 결합하여 Ⅳ-Ⅳ 선을 따라 잘라서 본 단면도이다.
도 4를 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널에서 유지전극(21)과 주사전극(23)은 전면기판(20)으로부터 멀어지는 방향(도면의 음의 z축 방향)으로 상기 배면기판(10)을 향해 돌출되어, 그 사이에 공간을 두고 서로 대향하도록 형성된다. 이렇게 형성되는 공간은 서로 대향하는 유지전극(21)과 주사전극(23) 사이에서 대향방전을 유도할 수 있다.
또한 유지전극(21)과 주사전극(23)을 각각 그 길이방향에 수직한 평면으로 자른 단면은 기판(10, 20) 면에 평행한 방향(도면의 y축 방향)으로의 폭보다 기판(10, 20) 면에 수직한 방향(도면의 z축 방향)으로의 폭이 더 크게 형성될 수 있다. 다시 말하면, 유지전극(21)과 주사전극(23)의 전면기판(20) 면으로부터의 높이를 더 높게 할 수 있다. 이렇게 함으로써 고정세 디스플레이를 구현하기 위해 방전셀의 평면방향 크기가 감소되어야 할 경우에 유지전극(21)과 주사전극(23)의 높이를 높임으로써 이를 보상할 수 있다.
본 실시예에서 유지전극(21) 및 주사전극(23)은 어드레스전극(32)이 형성되는 층과 서로 다른 층에 형성되며, 동시에 전기적으로 분리되어 있다. 이를 위하여 유전층(28)은 제1 유전층(28a), 제2 유전층(28b) 및 제3 유전층(28c)으로 구분된다. 즉 제1 유전층(28a)은 전면기판(20)에서 어드레스전극(32) 위로 이들을 덮도록 형성되고, 이 제1 유전층(28a) 위에 제2 유전층(28b) 및 제3 유전층(28c)이 위치하여 유지전극(21)과 주사전극(23)을 둘러싸도록 형성된다. 즉, 제2 유전층(28b)은 상기 유지전극(21)과 주사전극(23)의 측면, 즉 방전공간을 사이에 두고 대향하는 면(방전면)을 덮고 있으며, 제3 유전층(28c)은 상기 유지전극(21)과 주사전극(23)의 배면기판(10)을 향하는 면, 즉 격벽(16)과 마주하는 면을 덮고 있다.
상기 제1 유전층(28a)은 Pb계열 유전체 재료로 이루어져 내(耐)에칭성을 가지도록 할 수 있으며, 상기 제2 유전층(28b)은 ZnBa계열 유전체 재료로 이루어져 에칭성을 가지도록 할 수 있다. 제3 유전층(28c)은 Pb계열 또는 ZnBa계열 유전체 재료로 이루어질 수 있다. 그리고 유지전극(21)과 주사전극(23)은 금속전극으로 이루어지는 것이 바람직하며, 일례로 은(Ag) 전극으로 이루어질 수 있다.
제1 유전층(28a), 제2 유전층(28b) 및 제3 유전층(28c) 위로는 MgO 보호막(29)을 형성하여 플라즈마 방전 시 전리된 원자의 이온의 충돌로부터 유전층을 보호할 수 있다. 이러한 MgO 보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수가 높기 때문에 방전효율을 높일 수도 있다.
한편, 상기 제1 유전층(28a), 제2 유전층(28b) 및 제3 유전층(28c)에 의하여 형성되는 방전공간(18a)은 그 내부 폭(L)이 상기 유지전극(21) 및 주사전극(23)이 대향하는 부분에서 최대값을 갖도록 형성된다. 상기 방전공간(18a)의 내부 폭(L)은 도 4에 도시된 바와 같이, 상기 유지전극(21) 또는 주사전극(23)과 직교하는 방향으로 측정될 수 있다. 이렇듯 방전공간(18a)의 내부 폭(L)이 크면, 상대적으로 유지전극(21) 또는 주사전극(23)을 덮고 있는 제2 유전층(28b)의 두께가 얇아지게 되고, 이 부분에서 유지전극(21)과 주사전극(23)간에 전압 인가시 전계의 집중이 용이해지므로 방전전압을 낮출 수 있으며, 방전공간(18a)의 크기도 그만큼 커지므로 내부에서 발생되는 플라즈마의 체적도 향상시킬 수 있다.
또한, 유지전극(21)과 주사전극(23)을 덮고 있는 제2 유전층(28b)이 각 방전공간(18a) 내부로 노출되는 방전면(33)은 만곡면으로 형성될 수 있다. 제2 유전층(28b)이 MgO 보호막(29)으로 덮이게 되는 경우 실제 제2 유전층(28b)이 방전공간(18a) 내부로 노출되지 않을 수 있지만, 여기서 상기 방전면(33)은 방전공간(18a)의 내부를 향하는 면으로 정의될 수 있다.
이상 설명한 바와 같은 본 실시예에 따른 플라즈마 디스플레이 패널에 의하면, 어드레스전극(32)을 전면기판(20)에 배치함으로써 방전셀(18) 내에서의 방전에 관여하는 전극이 모두 전면기판(20)에 위치하게 되고, 따라서 배면기판(10)에 형성되는 격벽(16)에 의하여 설정되는 방전공간을 더욱 크게 확보할 수 있다. 이는 곧 형광체가 도포되는 부분의 면적이 넓어짐에 따라 발광효율을 증가시킬 수 있다. 뿐만 아니라 형광체 위에 전하가 쌓이면서 이온 스퍼터링 등에 의해 형광체 수명이 감소되는 것을 방지할 수 있다.
또한 어드레스 방전에 관여하는 주사전극(23)과 어드레스전극(32)을 가까이 배치시킴으로써 어드레스 전압을 낮출 수 있으며, 유지전극(21)과 주사전극(23) 사이에서는 대향방전을 유도함으로써 발광효율이 우수한 것으로 알려진 롱갭(long gap) 방전이 가능하므로, 종래의 면방전 구조에 비해 더욱 높은 발광 효율을 얻을 수 있다. 나아가 플라즈마 디스플레이 패널이 고정세화 되고 방전셀의 크기가 작아짐에 따라 종래의 면방전 구조에서 야기되는 주요한 문제들, 즉 발광효율과 휘도의 감소, 방전개시전압 증가 등의 문제를 아울러 극복할 수 있다.
이하에서는 상기 설명한 플라즈마 디스플레이 패널을 제조하는 방법에 관하여 상세하게 설명한다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하는 순서도이고, 도 6a 내지 도 6f는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 도시한 공정도이다.
먼저, 기판(40) 상에 제1 전극(43)을 형성한다.(S11)(도 5a 참조)
상기 제1 전극(43)은 제1 방향으로 벋어 형성되는 버스전극(43b)과, 상기 버스전극(43b)으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극(43a)을 포함한다. 상기 제1 전극의 버스전극(43b)은 복수개가 서로 나란하게 형성되며, 금속전극으로 이루어질 수 있다. 상기 제1 전극의 돌출전극(43a)은 투명전극으로 이루어지는 것이 바람직하며, 일례로 ITO(Indium Tin Oxide) 전극으로 이루어질 수 있다.
이렇게 형성되는 상기 제1 전극(43)에는 어드레스기간에 어드레스전압이 인 가되어 켜질 방전셀을 선택하는 데 기여하는 어드레스전극의 역할을 할 수 있다.
다음으로, 상기 기판(40) 상에 상기 제1 전극(43)을 덮도록 제1 유전층(45)을 형성한다.(S12)(도 6a 참조)
상기 제1 유전층(45)은 유전체 페이스트를 스크린 인쇄법으로 도포한 다음 건조/소성하여 형성될 수 있다. 선택적으로, 유전체 시트(그린 시트)를 라미네이터를 이용하여 상기 기판(40) 위에 라미네이팅 시키고, 이를 건조/소성하여 형성될 수 있다. 또한 코터를 이용하여 유전체 페이스트를 도포하고, 건조/소성하여 형성할 수도 있다.
상기 제1 유전층(45)은 내에칭성을 갖도록 Pb계열 유전체 재료로 이루어질 수 있다.
다음으로, 상기 제1 유전층(45)을 덮도록 제2 유전층(47)을 형성한다.(S13)(도 6b 참조)
상기 제2 유전층(47) 또한 유전체 페이스트를 스크린 인쇄법으로 도포한 다음 건조/소성하여 형성될 수 있다. 선택적으로, 유전체 시트(그린 시트)를 라미네이터를 이용하여 상기 제1 유전층(45) 위에 라미네이팅 시키고, 이를 건조/소성하여 형성될 수 있다. 코터를 이용하여 유전체 페이스트를 도포하고, 건조/소성하여 형성할 수도 있다.
상기 제2 유전층(47)은 상기 제1 유전층(45)보다 더 두껍게 형성한다. 제2 유전층(47)은 이하에서 식각하여 전극 형성홈(48)과 방전공간 형성홈(46)을 형성하게 되므로 방전에 필요한 정도의 공간을 확보할 수 있는 두께로 형성되는 것이 바 람직하다.
이러한 제2 유전층(47)은 에칭성을 갖도록 ZnBa계열 유전체 재료로 이루어질 수 있다.
다음으로, 상기 제2 유전층(47) 위에 레지스트(resist)(75)를 도포하고, 이 레지스트(75)를 패터닝한다.(S14)(도 6b 참조)
상기 레지스트(75)는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)가 사용될 수 있다. 사용되는 에칭액의 종류에 따라 포토레지스트 또는 드라이 필름 레지스트가 선택적으로 사용될 수 있다. 특히 드라이 필름 레지스트는 고상의 식각재를 사용하는 경우에 적용될 수 있고, 포토레지스트는 액상의 식각재를 사용하는 경우에 적용될 수 있다.
상기 레지스트(75)를 패터닝하기 위하여, 설정된 패턴을 갖는 포토 마스크로 상기 레지스트(75)를 덮고 광원(일례로, 자외선(UV))을 조사하여 노광한 다음 현상액을 이용하여 현상한다. 이 때, 방전공간 형성홈(46)이 될 부분과 전극 형성홈(48)이 될 부분이 구분되어 형성된다.
다음으로, 상기 패터닝된 레지스트(75)를 보호막으로 상기 제2 유전층(47)을 식각하여 방전공간 형성홈(46)과 전극 형성홈(48)을 함께 형성한다.(S15)(도 6c 및 도 6d 참조)
즉, 상기 패터닝된 레지스트(75) 위로 에칭액 분사노즐(80)을 이용하여 에칭액을 분사하면, 상기 제2 유전층(47)은 패터닝된 레지스트(75)를 통해 노출된 부분만 식각되면서 홈을 형성하게 되고, 노출되지 않는 부분은 그대로 남아 제2 전극 (50) 및 제3 전극(51)을 보호하는 유전층이 된다.
이 때, 상기 전극 형성홈(48)은 상기 제1 전극(43)이 벋어 형성되는 방향과 교차하는 방향으로 벋어 형성되며, 연속되게 이어지는 그루브(groove) 형상으로 형성된다.
상기 방전공간 형성홈(46)은, 도 7에 도시된 바와 같이, 다수의 독립적인 방전공간이 형성되어 단속적으로 나란히 배열될 수도 있으며, 선택적으로, 도 8에 도시된 바와 같이, 연속되게 이어지는 그루브(groove) 형상의 방전공간 형성홈(46')이 형성될 수 있다.
한편, 상기 방전공간 형성홈(46)의 폭(Wd)은 전극 형성홈(48)의 폭(We)보다 더 넓게 형성되며, 방전공간 형성홈(46)의 깊이가 전극 형성홈(48)의 깊이보다 더 깊게 형성될 수 있다.
다음으로, 상기 전극 형성홈(48)을 전극 페이스트로 매립하여 제2 전극(50) 및 제3 전극(51)을 형성한다.(S16)(도 6e 참조)
디스펜서를 이용하여 상기 전극 페이스트를 전극 형성홈(48)에 주입할 수 있으며, 선택적으로, 패턴 인쇄를 통하여 전극 형성홈(48) 내에 전극 페이스트를 형성할 수도 있다. 상기 전극 형성홈(48)을 매립하는 전극 페이스트는 은(Ag) 페이스트가 사용될 수 있다.
대향 방전형 플라즈마 디스플레이 패널은 종래 면방전형 플라즈마 디스플레이 패널 대비 약 10배 이상의 두께가 필요하며 유전층 내부에 형성되어야 하므로, 소성시 산화가 일어나지 않고 상기 유전층과의 접착성이 좋아야 한다. 은(Ag) 페 이스트는 산화가 일어나지 않는 금속 파우더 페이스트이므로 본 실시예에 적합하게 적용될 수 있으며, 따라서 본 실시예의 제조방법에 따라 상기 은(Ag) 페이스트를 상기 전극 형성홈(48) 내에 도포하면, 소성수축 문제와 전극산화 문제를 동시에 해결할 수 있다.
또한 에칭을 통해 방전공간 형성홈(46)을 형성하므로 방전면이 되는 유전층의 벽면 거칠기도 상당히 매끄럽게 할 수 있으므로, 이러한 방전면에 증착되는 MgO 보호막의 치밀성과 균일성을 향상시킬 수 있다.
제2 전극(50)과 제3 전극(51)은 각각 주사전극 및 유지전극의 역할을 하게 된다. 즉, 어드레스 기간에 주사펄스 전압이 상기 제2 전극(50)에 인가되면 주사전극의 역할을 하게 되고, 방전유지 기간에 유지펄스 전압이 상기 제3 전극(51)에 인가되면 유지전극의 역할을 하게 된다. 이러한 역할은 해당 전극에 인가되는 전압에 따라 달라질 수 있으므로, 상기 제2 전극(50)이 유지전극의 역할을 하고, 상기 제3 전극(51)이 주사전극의 역할을 하는 것도 가능하다.
다음으로, 상기 전극 페이스트로 매립된 전극 형성홈(48)을 덮도록 상기 제2 유전층(47)의 일부에 제3 유전층(52)을 형성한다.(S17)(도 6f 참조)
상기 제3 유전층(52)은 상기 제2 유전층(47) 중에서 전극 형성홈(48)을 형성하고 있는 부분의 부근에만 형성하여 전극 형성홈(48)을 덮도록 하는 것이 바람직하다. 이러한 제3 유전층(52)은 패턴 인쇄를 통하여 형성될 수 있다.
상기 제3 유전층(52) 형성 후 소성함으로써 전극 형성홈(48) 내에 주입된 전극 페이스트와 제3 유전층(52)을 동시에 소성할 수 있다.
이후에 또다른 기판(배면기판)상에 격벽을 형성하여 구비된 각 방전셀 내에 형광체층을 형성한 다음 상기에 전극들을 형성한 기판(전면기판)과 합착하여 플라즈마 디스플레이 패널을 완성할 수 있다. 상기 방전셀은 별도의 격벽재료를 상기 기판(배면기판) 상에 도포하고 식각하여 형성할 수 있으며, 상기 기판(배면기판) 자체를 식각하여 방전셀을 형성하는 것도 가능하다. 이러한 방전셀 형성공정은 공지의 기술을 적용할 수 있으며 여기서 상세한 설명은 생략한다.
도 9는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 설명하는 순서도이고, 도 10a 내지 도 10e는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 제조방법을 순차적으로 도시한 공정도이다.
먼저, 제1 기판(60) 상에 제1 전극(61)을 형성한다.(S21)(도 10a 참조)
상기 제1 전극(61)은 제1 방향으로 벋어 형성되는 버스전극(61b)과, 상기 버스전극(61b)으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극(61a)을 포함한다. 상기 제1 전극의 버스전극(61b)은 복수개가 서로 나란하게 형성되며, 금속전극으로 이루어질 수 있다. 상기 제1 전극의 돌출전극(61a)은 투명전극으로 이루어지는 것이 바람직하며, 일례로 ITO(Indium Tin Oxide) 전극으로 이루어질 수 있다.
이렇게 형성되는 상기 제1 전극(61)에는 어드레스기간에 어드레스전압이 인가되어 켜질 방전셀을 선택하는 데 기여하는 어드레스전극의 역할을 할 수 있다.
다음으로, 상기 제1 기판(60) 상에 상기 제1 전극(61)을 덮도록 제1 유전층(63)을 형성한다.(S22)(도 10a 참조)
상기 제1 유전층(63)은 유전체 페이스트를 스크린 인쇄법으로 도포한 다음 건조/소성하여 형성될 수 있다. 선택적으로, 유전체 시트(그린 시트)를 라미네이터를 이용하여 상기 제1 기판(60) 위에 라미네이팅 시키고, 이를 건조/소성하여 형성될 수 있다. 또한 코터를 이용하여 유전체 페이스트를 도포하고, 건조/소성하여 형성할 수도 있다.
다음으로, 제2 기판(65) 상에 제2 유전층(67)을 형성한다.(S23)(도 10b 참조)
상기 제2 유전층(67) 또한 유전체 페이스트를 스크린 인쇄법으로 도포한 다음 건조/소성하여 형성될 수 있다. 선택적으로, 유전체 시트(그린 시트)를 라미네이터를 이용하여 상기 제2 기판(65) 위에 라미네이팅 시키고, 이를 건조/소성하여 형성될 수 있다. 코터를 이용하여 유전체 페이스트를 도포하고, 건조/소성하여 형성할 수도 있다.
상기 제2 유전층(67)은 상기 제1 유전층(63)보다 더 두껍게 형성한다. 제2 유전층(67)은 이하에서 식각하여 전극 형성홈(68)과 방전공간 형성홈(66)을 형성하게 되므로 방전에 필요한 정도의 공간을 확보할 수 있는 두께로 형성되는 것이 바람직하다.
다음으로, 상기 제2 유전층(67) 위에 레지스트(75)를 도포하고, 이 레지스트(75)를 패터닝한다.(S24)(도 10b 참조)
상기 레지스트(75)는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)가 사용될 수 있다. 사용되는 식각재의 종류에 따라 포토레지스 트 또는 드라이 필름 레지스트가 선택적으로 사용될 수 있다.
상기 레지스트(75)를 패터닝하기 위하여, 설정된 패턴을 갖는 포토 마스크로 상기 레지스트(75)를 덮고 광원(일례로, 자외선(UV))을 조사하여 노광한 다음 현상액을 이용하여 현상한다. 이 때, 방전공간 형성홈(68b)이 될 부분과 전극 형성홈(68a)이 될 부분이 구분되어 형성된다.
다음으로, 상기 패터닝된 레지스트(75)를 보호막으로 상기 제2 유전층(67)을 식각하여 방전공간 형성홈(66)과 전극 형성홈(68)을 함께 형성한다.(S25)(도 10c 참조)
즉, 상기 패터닝된 레지스트(75) 위로 에칭액을 분사하면, 상기 제2 유전층(67)은 패터닝된 레지스트(75)를 통해 노출된 부분만 식각되면서 홈을 형성하게 되고, 노출되지 않는 부분은 그대로 남아 제2 전극(69) 및 제3 전극(70)을 보호하는 유전층이 된다.
이 때, 상기 전극 형성홈(68)은 상기 제1 전극(61)이 벋어 형성되는 방향과 교차하는 방향으로 벋어 형성되며, 연속되게 이어지는 그루브(groove) 형상으로 형성된다.
상기 방전공간 형성홈(66)은 다수의 독립적인 방전공간이 형성되어 단속적으로 나란히 배열될 수도 있으며, 선택적으로, 연속되게 이어지는 그루브(groove) 형상으로 형성될 수 있다.
한편, 상기 방전공간 형성홈(66)의 폭은 전극 형성홈(68)의 폭보다 더 넓게 형성되며, 방전공간 형성홈(66)의 깊이가 전극 형성홈(68)의 깊이보다 더 깊게 형 성된다.
다음으로, 상기 전극 형성홈(68)을 전극 페이스트로 매립하여 제2 전극(69) 및 제3 전극(70)을 형성한다.(S26)(도 10d 참조)
디스펜서를 이용하여 상기 전극 페이스트를 전극 형성홈(68)에 주입할 수 있으며, 선택적으로, 패턴 인쇄를 통하여 전극 형성홈(68) 내에 전극 페이스트를 형성할 수도 있다. 상기 전극 형성홈(68)을 매립하는 전극 페이스트는 은(Ag) 페이스트가 사용될 수 있다.
제2 전극(69)과 제3 전극(70)은 각각 주사전극 및 유지전극의 역할을 하게 된다. 즉, 어드레스 기간에 주사펄스 전압이 상기 제2 전극(69)에 인가되면 주사전극의 역할을 하게 되고, 방전유지 기간에 유지펄스 전압이 상기 제3 전극(70)에 인가되면 유지전극의 역할을 하게 된다. 이러한 역할은 해당 전극에 인가되는 전압에 따라 달라질 수 있으므로, 상기 제2 전극(69)이 유지전극의 역할을 하고, 상기 제3 전극(70)이 주사전극의 역할을 하는 것도 가능하다.
마지막으로, 상기 제1 기판(60)과 상기 제2 기판(65)을 합착한다.(S27)(도 10e 참조)
제1 전극(61) 및 제1 유전층(63)이 형성된 제1 기판(60)과 제2 전극(69), 제3 전극(70) 및 제2 유전층(67)이 형성된 제2 기판(65)을 합착하는 과정에서 상기 제1 유전층(63)은 제2 전극(69) 및 제3 전극(70)이 주입된 전극 형성홈(68)을 덮을 수 있게 된다. 선택적으로 상기 제2 전극(69) 및 제3 전극(70)이 주입된 전극 형성홈(68)을 별도의 유전층으로 덮은 다음 제1 기판(60)과 제2 기판(65)을 합착할 수도 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상 설명한 바와 같은 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 어드레스전극을 전면기판에 배치함으로써 배면기판에 형성되는 격벽에 의하여 설정되는 방전공간을 더욱 크게 확보할 수 있다. 이는 곧 형광체가 도포되는 부분의 면적이 넓어짐에 따라 발광효율을 증가시킬 수 있다. 뿐만 아니라 형광체 위에 전하가 쌓이면서 이온 스퍼터링 등에 의해 형광체 수명이 감소되는 것을 방지할 수 있다.
또한 어드레스방전에 관여하는 주사전극과 어드레스전극을 가까이 배치시킴으로써 어드레스전압을 낮출 수 있으며, 유지전극과 주사전극 사이에서는 대향방전을 유도함으로써 발광효율이 우수한 것으로 알려진 롱갭(long gap) 방전이 가능하므로, 종래의 면방전 구조에 비해 더욱 높은 발광 효율을 얻을 수 있다.
나아가 플라즈마 디스플레이 패널이 고정세화 되고 방전셀의 크기가 작아짐에 따라 종래의 면방전 구조에서 야기되는 주요한 문제들, 즉 발광효율과 휘도의 감소, 방전개시전압 증가 등의 문제를 아울러 극복할 수 있다.
한편, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법에 의하면, 유전 층에 전극 형성홈을 형성하고 이에 전극 페이스트를 주입하여 함께 소성하므로 소성시 전극산화 또는 전극수축이 일어나는 문제를 해결할 수 있다.
또한 전극 형성홈과 방전공간 형성홈을 에칭공정을 통해 한꺼번에 형성하므로 공정시간을 단축시킬 수 있으며, 우수한 방전면을 갖도록 함으로써 이에 증착되는 보호막의 치밀성과 균일성을 향상시킬 수 있다.

Claims (36)

  1. 기판 상에 제1 전극을 형성하는 단계;
    상기 기판 상에 상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계;
    상기 제1 유전층을 덮도록 제2 유전층을 형성하는 단계;
    상기 제2 유전층 위에 레지스트(resist)를 도포하는 단계;
    상기 레지스트를 패터닝하는 단계;
    상기 패터닝된 레지스트를 보호막으로 상기 제2 유전층을 식각하여 방전공간 형성홈과 전극 형성홈을 함께 형성하는 단계;
    상기 전극 형성홈을 전극 페이스트로 매립하여 제2 전극 및 제3 전극을 형성하는 단계; 및
    상기 전극 페이스트로 매립된 전극 형성홈을 덮도록 상기 제2 유전층의 일부에 제3 유전층을 형성하는 단계
    를 포함하는 플라즈마 디스플레이 패널 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 전극은 제1 방향으로 벋어 형성되는 버스전극과,
    상기 버스전극으로부터 상기 제1 방향과 교차하는 제2 방향으로 연장되는 돌출전극을 포함하는 플라즈마 디스플레이 패널 제조방법.
  3. 제 1 항에 있어서,
    상기 제1 유전층보다 상기 제2 유전층을 더 두껍게 형성하는 플라즈마 디스플레이 패널 제조방법.
  4. 제 1 항에 있어서,
    상기 제1 유전층은 내에칭성을 갖는 유전체 재료로 이루어지는 플라즈마 디스플레이 패널 제조방법.
  5. 제 1 항에 있어서,
    상기 제2 유전층은 에칭성을 갖는 유전체 재료로 이루어지는 플라즈마 디스플레이 패널 제조방법.
  6. 제 1 항에 있어서,
    상기 전극 형성홈은 상기 제1 전극이 벋어 형성되는 방향과 교차하는 방향으로 벋어 형성되는 플라즈마 디스플레이 패널 제조방법.
  7. 제 1 항에 있어서,
    상기 방전공간 형성홈과 전극 형성홈을 형성하는 단계는,
    상기 제2 유전층 위에 상기 레지스트를 도포하고, 노광, 현상하여 패터닝한 다음, 에칭액을 분사하여 에칭하는 플라즈마 디스플레이 패널 제조방법.
  8. 제 7 항에 있어서,
    상기 레지스트는 포토레지스트(photoresist) 또는 드라이 필름 레지스트(dry film resist)인 플라즈마 디스플레이 패널 제조방법.
  9. 제 1 항에 있어서,
    상기 방전공간 형성홈의 폭이 상기 전극 형성홈의 폭보다 더 넓게 형성되는 플라즈마 디스플레이 패널 제조방법.
  10. 제 1 항에 있어서,
    상기 방전공간 형성홈의 깊이가 상기 전극 형성홈의 깊이보다 더 깊게 형성되는 플라즈마 디스플레이 패널 제조방법.
  11. 제 1 항에 있어서,
    상기 전극 형성홈은 연속되게 이어지는 그루브(groove) 형상으로 형성되는 플라즈마 디스플레이 패널 제조방법.
  12. 제 1 항에 있어서,
    상기 방전공간 형성홈은 연속되게 이어지는 그루브(groove) 형상으로 형성되는 플라즈마 디스플레이 패널 제조방법.
  13. 제 1 항에 있어서,
    상기 방전공간 형성홈은 다수의 독립적인 방전공간이 형성되어 단속적으로 나란히 배열되는 플라즈마 디스플레이 패널 제조방법.
  14. 제 1 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 은(Ag) 페이스트인 플라즈마 디스플레이 패널 제조방법.
  15. 제 1 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 디스펜서를 이용하여 상기 전극 형성홈에 주입되는 플라즈마 디스플레이 패널 제조방법.
  16. 제 1 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 패턴 인쇄를 통하여 상기 전극 형성홈 내에 형성되는 플라즈마 디스플레이 패널 제조방법.
  17. 제 1 항에 있어서,
    상기 제3 유전층은 패턴 인쇄를 통하여 형성되는 플라즈마 디스플레이 패널 제조방법.
  18. 제 1 항에 있어서,
    상기 제3 유전층 형성 후 소성하는 단계를 더욱 포함하는 플라즈마 디스플레이 패널 제조방법.
  19. 제1 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 기판 상에 상기 제1 전극을 덮도록 제1 유전층을 형성하는 단계;
    제2 기판 상에 제2 유전층을 형성하는 단계;
    상기 제2 유전층 위에 레지스트를 도포하는 단계;
    상기 레지스트를 패터닝하는 단계;
    상기 패터닝된 레지스트를 보호막으로 상기 제2 유전층을 식각하여 방전공간 형성홈과 전극 형성홈을 함께 형성하는 단계;
    상기 전극 형성홈을 전극 페이스트로 매립하여 제2 전극 및 제3 전극을 형성하는 단계; 및
    상기 제1 기판과 상기 제2 기판을 합착하는 단계
    를 포함하는 플라즈마 디스플레이 패널 제조방법.
  20. 제 19 항에 있어서,
    상기 전극 형성홈은 상기 제1 전극이 벋어 형성되는 방향과 교차하는 방향으로 벋어 형성되는 플라즈마 디스플레이 패널 제조방법.
  21. 제 19 항에 있어서,
    상기 제1 유전층보다 상기 제2 유전층을 더 두껍게 형성하는 플라즈마 디스플레이 패널 제조방법.
  22. 제 19 항에 있어서,
    상기 방전공간 형성홈과 전극 형성홈을 형성하는 단계는,
    상기 제2 유전층 위에 상기 레지스트를 도포하고, 노광, 현상하여 패터닝한 다음 에칭액을 분사하여 에칭하는 플라즈마 디스플레이 패널 제조방법.
  23. 제 22 항에 있어서,
    상기 레지스트는 포토레지스트 또는 드라이 필름 레지스트인 플라즈마 디스플레이 패널 제조방법.
  24. 제 19 항에 있어서,
    상기 방전공간 형성홈의 폭이 상기 전극 형성홈의 폭보다 더 넓게 형성되는 플라즈마 디스플레이 패널 제조방법.
  25. 제 19 항에 있어서,
    상기 방전공간 형성홈의 깊이가 상기 전극 형성홈의 깊이보다 더 깊게 형성 되는 플라즈마 디스플레이 패널 제조방법.
  26. 제 19 항에 있어서,
    상기 전극 형성홈은 연속되게 이어지는 그루브(groove) 형상으로 형성되는 플라즈마 디스플레이 패널 제조방법.
  27. 제 19 항에 있어서,
    상기 방전공간 형성홈은 연속되게 이어지는 그루브(groove) 형상으로 형성되는 플라즈마 디스플레이 패널 제조방법.
  28. 제 19 항에 있어서,
    상기 방전공간 형성홈은 다수의 독립적인 방전공간이 형성되어 단속적으로 나란히 배열되는 플라즈마 디스플레이 패널 제조방법.
  29. 제 19 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 은(Ag) 페이스트인 플라즈마 디스플레이 패널 제조방법.
  30. 제 19 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 디스펜서를 이용하여 상기 전 극 형성홈에 주입되는 플라즈마 디스플레이 패널 제조방법.
  31. 제 19 항에 있어서,
    상기 전극 형성홈을 매립하는 전극 페이스트는 패턴 인쇄를 통하여 상기 전극 형성홈 내에 형성되는 플라즈마 디스플레이 패널 제조방법.
  32. 서로 대향 배치되는 제1 기판과 제2 기판;
    상기 제1 기판과 제2 기판의 사이공간에 다수로 구획되어 배치되는 방전셀들;
    상기 제1 기판에 제1 방향을 따라 나란히 형성되는 제1 전극들;
    상기 제1 기판에 상기 제1 전극과 이격되어, 이 제1 방향과 교차하는 제2 방향을 따라 길게 이어지면서 각 방전셀에 대응되는 제2 전극과 제3 전극들; 및
    상기 각 방전셀 내에 형성되는 형광체층
    을 포함하고,
    상기 제2 전극과 제3 전극들은 상기 제1 기판으로부터 상기 제2 기판을 향하는 제3 방향으로 돌출되어 유전층으로 둘러싸이며, 그 사이에 방전공간을 두고 서로 대향하도록 형성되고,
    상기 각 방전공간의 내부 폭은 상기 제2 전극과 제3 전극이 대향하는 부분에서 최대값을 갖는 플라즈마 디스플레이 패널.
  33. 제 32 항에 있어서,
    상기 제2 전극과 제3 전극을 둘러싼 유전층이 각 방전공간 내부로 노출되는 방전면이 만곡면으로 형성되는 플라즈마 디스플레이 패널.
  34. 제 32 항에 있어서,
    상기 제1 전극을 덮으며 상기 제1 전극을 상기 제2 전극 및 제3 전극과 이격시키는 유전층을 포함하고,
    상기 제1 전극을 덮는 유전층은 내에칭성을 갖는 유전체 재료로 이루어지는 플라즈마 디스플레이 패널.
  35. 제 32 항에 있어서,
    상기 제2 전극과 제3 전극을 둘러싼 유전층은 에칭성을 갖는 유전체 재료로 이루어지는 플라즈마 디스플레이 패널.
  36. 제 32 항에 있어서,
    상기 제2 전극과 제3 전극은 상기 각 방전셀의 경계를 지나도록 형성되며, 서로 교번하여 배열되는 플라즈마 디스플레이 패널.
KR1020050096511A 2005-10-13 2005-10-13 플라즈마 디스플레이 패널 및 이의 제조방법 KR100696635B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050096511A KR100696635B1 (ko) 2005-10-13 2005-10-13 플라즈마 디스플레이 패널 및 이의 제조방법
JP2006230901A JP2007109635A (ja) 2005-10-13 2006-08-28 プラズマディスプレイパネル及びその製造方法
CNA2006101524033A CN1949435A (zh) 2005-10-13 2006-09-25 等离子体显示面板及其制造方法
EP06121613A EP1775747A3 (en) 2005-10-13 2006-10-02 Plasma display panel (PDP) and its method of manufacture
US11/544,758 US20070085479A1 (en) 2005-10-13 2006-10-10 Plasma display panel (PDP) and its method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096511A KR100696635B1 (ko) 2005-10-13 2005-10-13 플라즈마 디스플레이 패널 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR100696635B1 true KR100696635B1 (ko) 2007-03-19

Family

ID=37809351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096511A KR100696635B1 (ko) 2005-10-13 2005-10-13 플라즈마 디스플레이 패널 및 이의 제조방법

Country Status (5)

Country Link
US (1) US20070085479A1 (ko)
EP (1) EP1775747A3 (ko)
JP (1) JP2007109635A (ko)
KR (1) KR100696635B1 (ko)
CN (1) CN1949435A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063530A1 (ja) * 2007-11-12 2009-05-22 Hitachi, Ltd. プラズマディスプレイパネル製造方法およびプラズマディスプレイパネル
JPWO2009130742A1 (ja) * 2008-04-25 2011-08-04 株式会社日立製作所 プラズマディスプレイ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038826A (ko) * 1997-11-07 1999-06-05 구자홍 할로우 캐소드형 칼라 플라즈마 디스플레이 패널
JPH11233024A (ja) * 1998-02-19 1999-08-27 Sony Corp 表示装置
KR20010004179A (ko) * 1999-06-28 2001-01-15 김영환 플라즈마 디스플레이 패널 구조
KR20010107185A (ko) * 2000-05-25 2001-12-07 하홍주 방전을 이용한 디스플레이 패널의 상판구조 및 이를이용한 디스플레이 패널의 구조

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926763A (en) * 1972-11-30 1975-12-16 Ibm Method for fabricating a gas discharge panel structure
US6097357A (en) * 1990-11-28 2000-08-01 Fujitsu Limited Full color surface discharge type plasma display device
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
DE69229684T2 (de) * 1991-12-20 1999-12-02 Fujitsu Ltd Verfahren und Vorrichtung zur Steuerung einer Anzeigetafel
EP0554172B1 (en) * 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JP3025598B2 (ja) * 1993-04-30 2000-03-27 富士通株式会社 表示駆動装置及び表示駆動方法
JP2891280B2 (ja) * 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JP3163563B2 (ja) * 1995-08-25 2001-05-08 富士通株式会社 面放電型プラズマ・ディスプレイ・パネル及びその製造方法
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
TW503425B (en) * 2000-03-27 2002-09-21 Technology Trade & Transfer A single substrate-type discharge display device and its drive method as well as a color Single substrate-type discharge display device
JP2001319569A (ja) * 2000-05-02 2001-11-16 Mitsubishi Electric Corp プラズマディスプレイパネル用基板の製造方法、プラズマディスプレイパネル用基板及びプラズマディスプレイパネル
US6509689B1 (en) * 2000-05-22 2003-01-21 Plasmion Displays, Llc Plasma display panel having trench type discharge space and method of fabricating the same
CN1299312C (zh) * 2002-01-28 2007-02-07 松下电器产业株式会社 等离子显示器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038826A (ko) * 1997-11-07 1999-06-05 구자홍 할로우 캐소드형 칼라 플라즈마 디스플레이 패널
JPH11233024A (ja) * 1998-02-19 1999-08-27 Sony Corp 表示装置
KR20010004179A (ko) * 1999-06-28 2001-01-15 김영환 플라즈마 디스플레이 패널 구조
KR20010107185A (ko) * 2000-05-25 2001-12-07 하홍주 방전을 이용한 디스플레이 패널의 상판구조 및 이를이용한 디스플레이 패널의 구조

Also Published As

Publication number Publication date
US20070085479A1 (en) 2007-04-19
CN1949435A (zh) 2007-04-18
EP1775747A3 (en) 2008-07-30
JP2007109635A (ja) 2007-04-26
EP1775747A2 (en) 2007-04-18

Similar Documents

Publication Publication Date Title
US20010035718A1 (en) Transmission type color plasma display panel
KR100812875B1 (ko) 플라즈마 디스플레이 장치
US7315123B2 (en) Plasma display panel (PDP)
KR100696635B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조방법
EP1705681B1 (en) Plasma display panel and manufacturing method of the same
KR100739593B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20080002077A (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
KR100728785B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100457619B1 (ko) 플라즈마 디스플레이 패널과 이의 제조방법
KR100766897B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
KR100590083B1 (ko) 플라즈마 디스플레이 패널
KR100590084B1 (ko) 플라즈마 디스플레이 패널
KR100669378B1 (ko) 플라즈마 디스플레이 패널
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
KR100649228B1 (ko) 플라즈마 디스플레이 패널
KR100759448B1 (ko) 플라즈마 디스플레이 장치 및 그 제조 방법
KR100658621B1 (ko) 플라즈마 디스플레이 패널
KR100740129B1 (ko) 플라즈마 디스플레이 패널
KR100589333B1 (ko) 플라즈마 디스플레이 패널
KR100599729B1 (ko) 플라즈마 디스플레이 패널
KR19980068667A (ko) 플라즈마 디스플레이 패널(pdp)
KR20060101918A (ko) 플라즈마 디스플레이 패널
EP1993117A1 (en) Plasma Display Panel
US20070152585A1 (en) Plasma display panel
KR20060080492A (ko) 플라즈마 디스플레이 패널의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee