KR100649233B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100649233B1
KR100649233B1 KR1020040093013A KR20040093013A KR100649233B1 KR 100649233 B1 KR100649233 B1 KR 100649233B1 KR 1020040093013 A KR1020040093013 A KR 1020040093013A KR 20040093013 A KR20040093013 A KR 20040093013A KR 100649233 B1 KR100649233 B1 KR 100649233B1
Authority
KR
South Korea
Prior art keywords
substrate
dielectric layer
discharge
electrode
display panel
Prior art date
Application number
KR1020040093013A
Other languages
English (en)
Other versions
KR20060053338A (ko
Inventor
김세종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093013A priority Critical patent/KR100649233B1/ko
Publication of KR20060053338A publication Critical patent/KR20060053338A/ko
Application granted granted Critical
Publication of KR100649233B1 publication Critical patent/KR100649233B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/225Material of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 입체적인 방전을 유도하는 구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다. 본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판을 포함하고 상기 제1 기판과 제2 기판의 사이 공간에는 방전셀을 구획하는 격벽이 배치된다. 상기 방전셀 내에는 형광체층이 형성된다. 상기 제1 기판에는 일방향을 따라 어드레스전극이 형성된다. 그리고, 상기 제2 기판에는 유전층이 형성되고, 상기 유전층의 내부에서는 표시전극이 상기 제2 기판에 이격되면서 상기 어드레스전극과 교차하는 방향을 따라 형성된다. 이 때, 표시전극은 상기 각 방전셀에 적어도 한 쌍이 대응된다. 상기 유전층에는 상기 각 방전셀에 대응되는 적어도 한 쌍의 표시전극들 사이에서 상기 제2 기판을 노출시키는 개구(開口)가 형성된다.
플라즈마 디스플레이 패널, 유전층, 표시전극, 개구

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
도 3은 도 1의 Ⅰ-Ⅰ 선을 따라 잘라서 본 부분 단면도이다.
도 4a 내지 4e는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 제조하는 방법을 개략적으로 도시한 제조 공정도이다.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 입체적인 방전을 유도하는 구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(plasma display panel, PDP)은 기체 방전에 의해 형성된 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet, VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 플라즈마 디스플레이 패널은 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.
플라즈마 디스플레이 패널의 일반적인 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 표시전극들이 형성되는 전면기판과, 상기 전면기판으로부터 소정의 거리만큼 이격되며 어드레스전극들이 형성되는 배면기판을 포함한다. 양 기판의 사이 공간에 격벽이 형성되어 다수의 방전셀이 구획되고, 방전셀 내부에는 형광체층이 형성되고 방전 가스가 주입된다. 이 때, 전면기판에 형성된 표시전극을 덮으면서 전면기판의 전면에 유전층과 보호막이 차례로 형성된다.
종래의 플라즈마 디스플레이 패널에서는 전면기판의 전면에 유전층이 형성되어 플라즈마 디스플레이 패널의 커패시턴스(capacitance) 및 방전개시전압을 상승시킬 수 있다. 또한, 표시전극 사이에서 일어나는 방전이 면방전으로 유도되어 방전의 효율이 낮은 문제가 있다.
한편, 표시전극들은 개구율 향상을 위한 투명전극과, 상기 투명전극의 높은 저항을 보상하는 금속전극을 포함하여 형성되는데, 이러한 구조에 의해 표시전극을 제조하는 공정이 복잡해지고 고가의 투명전극의 사용으로 플라즈마 디스플레이 패널의 제조 단가를 상승시키는 문제가 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 입체적인 방전에 의해 효율을 향상할 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다. 또한, 표시전극에 투명전극을 사용하지 않음으로써 생산성을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판과 제2 기판을 포함하고 상기 제1 기판과 제2 기판의 사이 공간에는 방전셀을 구획하는 격벽이 배치된다. 상기 방전셀 내에는 형광체층이 형성된다. 상기 제1 기판에는 일방향을 따라 어드레스전극이 형성된다. 그리고, 상기 제2 기판에는 유전층이 형성되고, 상기 유전층의 내부에서는 표시전극이 상기 제2 기판에 이격되면서 상기 어드레스전극과 교차하는 방향을 따라 형성된다. 이 때, 표시전극은 상기 각 방전셀에 적어도 한 쌍이 대응된다. 상기 유전층에는 상기 각 방전셀에 대응되는 적어도 한 쌍의 표시전극들 사이에서 상기 제2 기판을 노출시키는 개구(開口)가 형성된다.
상기 유전층은 상기 제2 기판 위에 형성되는 제1 유전층과, 상기 제1 유전층 위에 형성되는 제2 유전층을 포함할 수 있다. 이 때, 상기 표시전극은 상기 제1 유전층 위에 형성되고, 상기 표시전극들을 덮으면서 제2 유전층이 형성될 수 있다.
상기 표시전극은 금속전극으로 이루어질 수 있다. 상기 표시전극은 상기 제2 기판으로부터 10 ∼ 30㎛ 이격되면서 상기 어드레스전극과 교차하는 방향으로 길게 이어지는 스트라이프 형태로 이루어질 수 있다.
상기 유전층의 개구는 상기 각 방전셀의 중심부에 대응되어 형성될 수 있다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 제조하는 방법은 제1 기판에 어드레스전극, 유전층 및 격벽을 형성하는 단계, 제2 기판에 표시전극과 유전층을 형성하는 단계, 및 상기 제1 기판과 제2 기판을 합착하는 단계를 포함 한다. 이 때 상기 제2 기판에 표시전극과 유전층을 형성하는 단계에서는, 상기 제2 기판에 제1 유전층을 형성하고, 상기 제1 유전층 위에 금속 도전막을 형성하고 상기 금속 도전막을 패터닝하여 표시전극을 형성한다. 이어서 상기 표시전극을 덮으면서 제2 유전층을 형성한 후, 상기 제1 유전층 및 제2 유전층에 상기 제2 기판의 일부를 노출시키는 개구를 형성한다.
상기 제2 기판에 제1 유전층을 형성하는 단계에서는, 상기 제1 유전층을 10 ㎛ 내지 30 ㎛ 의 두께로 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해사시도이다. 도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
도 1을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 제1 기판(10)(이하 '배면기판'이라 함)과 제2 기판(20)(이하 '전면기판'이라 함)이 서로 소정의 간격을 두고 실질적으로 평행하게 배치되고, 배면기판(10)과 전면기판(20)의 사이 공간에는 다수의 방전셀(18)들이 격벽(16)에 의해 구획된다.
배면기판(10)의 전면기판(20) 대향면에는 일방향(도면의 y축 방향)을 따라 복수의 어드레스전극(12)들이 형성되고, 이러한 어드레스전극(12)들을 덮으면서 배면기판(10)의 전면에 유전층(14)이 형성된다. 어드레스전극(12)들은 이웃한 것들과 소정의 간격을 두고 나란히 위치한다.
유전층(14) 위에는 다수의 방전셀(18)을 구획하는 격벽(16)이 형성된다. 격벽(16)은 어드레스전극(12)과 나란한 방향(도면의 y축 방향)을 따라 형성되는 제1 격벽부재(16a)와, 이러한 제1 격벽부재(16a)와 교차하는 방향(도면의 x축 방향)을 따라 형성되는 제2 격벽부재(16b)를 포함한다. 이러한 격벽구조는 상기 설명한 구조에 한정되는 것이 아니며, 어드레스전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조 등의 다양한 형상의 격벽 구조가 본 발명에 적용될 수 있고, 이 또한 본 발명의 범위에 속한다.
방전셀(18) 내에는 진공자외선을 흡수하여 가시광을 발생시키는 적색, 녹색 및 청색의 형광체층(19)이 형성되고, 방전가스(일례로 Xe와 Ne의 혼합가스)가 주입되어 소정의 방전 및 발광이 일어날 수 있도록 한다.
전면기판(20)의 배면기판(10) 대향면에는 유전층(24)이 형성되고, 상기 유전층(24)의 내부에는 전면기판(20)과 이격되면서 표시전극(21, 22)이 형성된다.
이 때, 유전층(24)은 방전에 유리한 두께를 확보하기 위하여 일반적으로 2 회의 공정에 의해 형성된다. 즉, 유전층(24)은 별도의 공정으로 제작되는 제1 유전층(24a)과 제2 유전층(24b)의 2층 구조로 이루어지는데, 편의상 전면기판(20)에 인접하여 형성되는 유전층을 제1 유전층(24a)이라 하고, 제1 유전층(24a) 위에 형성되는 유전층을 제2 유전층(24b)이라 한다.
표시전극(21, 22)은 제1 유전층(24a) 위에서 형성되어 전면기판(20)과 소정의 거리만큼 이격되어 형성된다. 표시전극(21, 22)들은 어드레스전극(12)들과 교차하는 방향(도면의 x축 방향)을 따라 길게 이어지는 스트라이프 형태로 이루어지고, 이러한 표시전극(21, 22)은 각 방전셀(18)에 스캔전극(21)과 유지전극(22)으로 한 쌍이 대응되어 형성된다. 이러한 표시전극(21, 22)을 덮으면서 제2 유전층(24b)이 형성된다.
유전층(24)에는 각 방전셀(18)에 대응되는 표시전극(21, 22)들 사이에서 제2 기판(20)을 노출시키는 개구(開口)(241)가 형성된다. 도 2를 참조하면, 유전층(24)에 형성되는 개구(241)는 각 방전셀(18)의 중심부에 대응되어 형성된다. 유전층(24)에 이러한 개구(241)가 형성됨으로써, 각 방전셀(18)에 한 쌍이 대응되는 표시전극(21, 22)들 사이에는 공간이 형성된다. 도면에서는 명확한 이해를 위하여 유전층(24)을 도시하지 않고 개구(241)의 위치를 도시하였다.
본 실시예에서는, 각 방전셀(18)에서 표시전극(21, 22) 사이에 대응되는 부분에서 유전층(24)에 개구(241)를 형성함으로써, 표시전극(21, 22) 사이에서 일어나는 유지방전이 유전층(24)의 개구(241)를 통해 이루어짐으로써 방전 경로의 길이를 줄일 수 있다. 또한, 유전층(24)이 형성된 부분과, 유전층(24)이 형성되지 않은 개구(241) 부분의 경계에서 커패시턴스 차이가 발생하고, 이에 따라 그 부근에서 전기장이 심하게 왜곡되어 비교적 강한 전기장이 형성되게 된다. 이러한 전기장에 의해 표시전극(21, 22) 사이에서 강한 방전을 얻을 수 있다.
즉, 본 실시예에 따른 플라즈마 디스플레이 패널에서는 유전층에 개구를 형성함으로써 방전의 경로를 줄이고 강한 전기장을 형성할 수 있고, 이에 따라 유지 방전의 방전개시전압을 낮출 수 있다.
전면기판(20)에 이격되어 형성되는 표시전극(21, 22)에 의해 유전층(24)의 개구(241)를 통해 일어나는 방전이 보다 입체적으로 일어나게 된다. 즉, 방전 공간을 입체적으로 활용하는 것이 가능하고, 이에 따라 방전에 의해 발생된 진공자외선이 형광체층(19)을 보다 효과적으로 여기시키는 것이 가능하여 휘도를 향상시킬 수 있다.
본 실시예에서 표시전극(21, 22)은 금속전극으로 이루어질 수 있다. 종래에는 표시전극이 금속전극과 투명전극을 포함하여 형성되었는데, 이는 불투명 재료로 이루어지는 금속전극을 방전셀의 가장자리에 배치하고, 방전셀의 중심을 향해 연장되어 방전개시를 용이하게 하는 전극을 투명전극으로 형성하여 개구율을 향상하고자 한 것이다. 그런데, 본 실시예에서는 유전층(24)에 개구(241)를 형성하고 표시전극(21, 22)을 전면기판(20)에서 이격하여 형성함으로써 방전개시를 용이하게 할 수 있고, 이에 따라 투명전극을 사용하지 않는 것이 가능하다. 따라서, 표시전극(21, 22)을 제조함에 있어서 고가의 투명전극을 사용하지 않음으로써 해당 플라즈마 디스플레이 패널의 제조 원가를 절감시킬 수 있다.
유전층(24)을 덮으면서 MgO 보호막(26)이 형성된다. MgO 보호막(26)은 플라즈마 방전 시 전리된 이온의 충돌로부터 유전층(24)을 보호하며, 높은 이차 전자 방출 계수를 가짐으로써 이온 충돌 시 이차 전자를 방출하여 방전 효율을 높이는 역할을 한다.
도 3은 도 1의 Ⅰ-Ⅰ 선을 따라 잘라서 본 단면도이다.
본 실시예에서 표시전극(21, 22)은 전면기판(20)으로부터 이격되는 거리 D는 10 ㎛ 내지 30 ㎛ 의 범위에 속할 수 있다. D가 10 ㎛ 미만일 경우에는 본 발명의 효과인 입체적인 방전을 유도하는 데 어려움이 있고, D가 30㎛를 초과하는 경우에는 이러한 두께를 갖는 제1 유전층(24a)을 1회의 공정으로 제조하는 것이 어렵고, 유전층(24)의 두께가 지나치게 증가하여 방전개시전압의 상승을 초래하는 문제가 있다.
이하에서는 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다.
실험예
표시전극이 전면기판으로부터 이격되는 거리 D를 10 ㎛에서 40 ㎛ 까지 변화시키면서 플라즈마 디스플레이 패널의 휘도 및 효율을 각각 측정하였다.
비교예
표시전극을 전면기판에 형성하여, 표시전극과 전면기판으로부터 이격되는 거리 D가 0㎛ 인 플라즈마 디스플레이 패널의 휘도 및 효율을 각각 측정하였다.
실험예와 비교예에 따른 결과를 표 1에 나타내었다. 이 때, 비교예에 따른 플라즈마 디스플레이 패널의 휘도 및 효율 각각을 100% 라 설정하고, 이를 기준으로 실험예에 따른 플라즈마 디스플레이 패널의 휘도 및 효율의 상대적인 값을 나타내었다.
Figure 112004052873317-pat00001
표 1을 참고하면, 실험예에 따른 플라즈마 패널은 비교예에 따른 플라즈마 디스플레이 패널에 비해 휘도 및 효율이 크게 향상된 것을 알 수 있다.
이 때, 실험예에 따른 플라즈마 디스플레이 패널에서는 D가 증가할수록 휘도가 증가함을 알 수 있다. 그리고, D가 40 ㎛ 미만인 경우에서는 D 가 증가할수록 효율이 증가하고, D 가 40 ㎛인 경우에는 D가 10 ㎛ 내지 30 ㎛의 경우보다 효율이 낮은 것을 알 수 있다. 즉, 안정적으로 휘도 및 효율을 향상하기 위해서는 D를 10 ㎛ 내지 30㎛ 의 범위에 속하도록 하는 것이 바람직하다.
이하에서는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 제조하는 방법을 상세히 설명한다.
도 4a 내지 4e는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 제조하는 방법을 개략적으로 도시한 제조 공정도이다.
본 실시에에 따른 플라즈마 디스플레이 패널의 제조 방법을 개략적으로 설명하면, 그 제조방법은 배면기판(10)에 어드레스전극(12), 유전층(14) 및 격벽(16)을 형성하고, 이와 별도로 전면기판(20)에 표시전극(21, 22) 및 유전층(24)을 형성한 후, 이러한 배면기판(10)과 전면기판(20)을 상호 합착하고, 두 기판(10, 20) 사이를 배기시키고 방전가스를 주입하여 밀봉하는 공정을 포함하여, 플라즈마 디스플레이 패널의 제조를 완성하게 된다.
이러한 플라즈마 디스플레이 패널의 제조 방법에서 공지의 기술을 적용할 수 있는 공정에 대해서는 상세한 설명을 생략하고, 전면기판(20)에 표시전극(21, 22) 및 개구(241)를 갖는 유전층(24)을 형성하는 공정을 상세하게 설명한다.
이러한 공정은 전면기판(20)에 제1 유전층(24a)을 형성하는 단계와, 제1 유전층(24a) 위에 금속 도전막(211)을 형성하고 이를 패터닝하여 표시전극(21, 22)을 형성하는 단계, 표시전극(21, 22)을 덮으면서 제2 유전층(24b)을 형성하는 단계, 및 제1 및 제2 유전층(24a, 24b)에 전면기판(20)을 노출시키는 개구(241)를 형성하는 단계를 포함한다.
이를 좀더 상세히 설명하면, 도 4a에 도시된 바와 같이, 전면기판(20)에 유전체 패이스트를 인쇄하고, 이러한 유전체 패이스트를 건조시켜 제1 유전층(24a)을 형성한다. 여기서, 제1 유전층(24a)은 10 ㎛ 내지 30 ㎛의 두께로 형성한다. 제1 유전층의 형성 방법은 상기한 방법에 한정되는 것이 아니며, 라이네이팅 공법 등 다양한 방법으로 유전층을 형성할 수 있으며 이 또한 본 발명의 범위에 속한다.
다음으로, 도 4b 에 도시된 바와 같이 제1 유전층(24a) 위에 금속 도전막(211)을 코팅하고, 도 4c에 도시된 바와 같이 이러한 금속 도전막(211)을 패터닝하여 표시전극(21, 22)을 형성한다. 이 때, 금속 도전막(211)은 일례로, 구리(Cu)와 크롬(Cr) 혼합물 또는 은(Ag)으로 이루어질 수 있고, 노광 및 현상 공정으로 이러한 금속 도전막(211)을 패터닝할 수 있다. 패터닝하는 단계에서는 각 방전셀에 한 쌍의 표시전극(21, 22)이 대응되도록 패터닝한다.
표시전극(21, 22)을 형성하는 방법은 상기한 방법에 한정되는 것이 아니며,다양한 방법으로 표시전극(21, 22)을 형성할 수 있으며 이 또한 본 발명의 범위에 속한다.
이어서, 도 4d에 도시된 바와 같이, 표시전극(21, 22)을 덮으면서 유전체 패이스트를 소정의 두께로 코팅하고 건조시켜 제2 유전층(24b)을 형성한다. 제2 유전층의 형성 방법은 상기한 방법에 한정되는 것이 아니며, 라이네이팅 공법 등 다양한 방법으로 유전층을 형성할 수 있으며 이 또한 본 발명의 범위에 속한다.
이어서, 도 4e에 도시된 바와 같이, 상기 제1 및 제2 유전층(24a, 24b)을 패터닝하여, 제1 및 제2 유전층(24a, 24b)에 한 쌍의 표시전극(21, 22) 사이에 대응되어 전면기판(20)의 일부를 노출시키는 개구(241)를 형성한다. 제1 및 제2 유전층(24a, 24b)의 패터닝에는 노광, 현상 공정 방법이 적용될 수 있으며, 이 외에도 다양한 방법이 적용될 수 있다.
본 발명에서는 표시전극이 금속전극으로만 이루어지므로, 종래와 같이 투명전극을 형성하고 이를 패터닝하는 단계를 생략하는 것이 가능하고, 이에 따라 제조 공정을 단순화할 수 있다. 또한, 고가의 투명전극을 사용하지 않음으로써 제조 원가를 절감시킬 수 있고, 이에 따라 생산성 및 양산성을 향상시킬 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것이 당연하다.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에서는, 표시전극을 전면기판과 이격하여 형성하고 유전층에 개구를 형성함으로써 표시전극 사이에서 일어나는 유지방전을 입체적인 방전으로 유도할 수 있다. 이에 따라 방전 공간을 입체적으로 활용할 수 있다. 또한, 유전층에 개구를 형성함으로써 패널의 커패시턴스를 낮출 수 있고 방전개시전압을 저감시킬 수 있다. 결과적으로 플라즈마 디스플레이 패널의 효율을 향상시킬 수 있다.
또한, 표시전극을 금속전극으로 형성함으로써 종래보다 표시전극의 제조 공정을 단순화할 수 있고, 고가의 투명전극을 사용하지 않음으로써 해당 플라즈마 디스플레이 패널의 제조 단가를 낮출 수 있다.

Claims (9)

  1. 서로 대향 배치되는 제1 기판 및 제2 기판;
    상기 제1 기판에서 일방향을 따라 형성되는 어드레스전극;
    상기 제1 기판과 제2 기판의 사이 공간에서 방전셀을 구획하는 격벽;
    상기 방전셀 내에 형성되는 형광체층;
    상기 제2 기판 위에 형성되는 제1 유전층;
    상기 제1 유전층 상에서 상기 어드레스전극과 교차하는 방향을 따라 형성되며, 상기 방전셀에서 서로 마주하는 한 쌍의 금속전극으로 이루어진 표시전극; 및,
    상기 제1 유전층 상에 형성되어 상기 표시전극을 덮는 제2 유전층;
    을 포함하고,
    상기 제1 및 제2 유전층에는 각각의 방전셀별로 상기 표시전극 사이로 형성되어 상기 제2 기판을 노출시키는 개구(開口)가 형성되는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 표시전극은 상기 제2 기판으로부터 10 ∼ 30㎛ 이격되어 형성되는 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 유전층의 개구는 상기 각 방전셀의 중심부에 대응되어 형성되는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 표시전극은 상기 어드레스전극과 교차하는 방향으로 길게 이어지는 스트라이프 형태로 이루어지는 플라즈마 디스플레이 패널.
  8. 삭제
  9. 삭제
KR1020040093013A 2004-11-15 2004-11-15 플라즈마 디스플레이 패널 KR100649233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093013A KR100649233B1 (ko) 2004-11-15 2004-11-15 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093013A KR100649233B1 (ko) 2004-11-15 2004-11-15 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20060053338A KR20060053338A (ko) 2006-05-22
KR100649233B1 true KR100649233B1 (ko) 2006-11-24

Family

ID=37150316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093013A KR100649233B1 (ko) 2004-11-15 2004-11-15 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100649233B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123746A (ja) 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法、並びにそれを用いたディスプレイ装置
JP2001015038A (ja) 1999-06-30 2001-01-19 Fujitsu Ltd プラズマディスプレィパネル
KR20010009953A (ko) * 1999-07-14 2001-02-05 구자홍 고주파 플라즈마 디스플레이 패널 및 그 제조방법
JP2002190253A (ja) * 2000-12-19 2002-07-05 Gendai Plasma Kk 発光効率の良いac型pdp
JP2004087479A (ja) 2002-07-01 2004-03-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123746A (ja) 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法、並びにそれを用いたディスプレイ装置
JP2001015038A (ja) 1999-06-30 2001-01-19 Fujitsu Ltd プラズマディスプレィパネル
KR20010009953A (ko) * 1999-07-14 2001-02-05 구자홍 고주파 플라즈마 디스플레이 패널 및 그 제조방법
JP2002190253A (ja) * 2000-12-19 2002-07-05 Gendai Plasma Kk 発光効率の良いac型pdp
JP2004087479A (ja) 2002-07-01 2004-03-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル

Also Published As

Publication number Publication date
KR20060053338A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
US20040000873A1 (en) Plasma display panel including barrier ribs and method for manufacturing barrier ribs
US6870314B2 (en) Panel assembly for PDP and manufacturing method thereof
KR100649233B1 (ko) 플라즈마 디스플레이 패널
US7626334B2 (en) Plasma display panel
US7567032B2 (en) Plasma display panel and manufacturing method of the same
US7557506B2 (en) Plasma display panel
US20070007891A1 (en) Plasma display panel
US20050116642A1 (en) Plasma display panel and method of manufacturing the same
US20080157670A1 (en) Plasma display panel and method of manufacturing the same
KR100669378B1 (ko) 플라즈마 디스플레이 패널
KR100589356B1 (ko) 플라즈마 디스플레이 패널
KR100709192B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
KR100550990B1 (ko) 플라즈마 디스플레이 패널
KR100759448B1 (ko) 플라즈마 디스플레이 장치 및 그 제조 방법
KR100560511B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR100625985B1 (ko) 유전체층이 개선된 플라즈마 디스플레이 패널과, 이를제조하기 위한 방법
KR100680771B1 (ko) 스캔 전극과 서스테인 전극을 포함하는 플라즈마디스플레이 패널
US7498121B2 (en) Manufacturing method of plasma display panel
KR20040081496A (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
KR100755850B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100578866B1 (ko) 플라즈마 디스플레이 패널과 이의 제조 방법
KR100766897B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
KR100590115B1 (ko) 플라즈마 디스플레이 패널
JPH10228858A (ja) プラズマディスプレイパネルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee