KR100555311B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100555311B1
KR100555311B1 KR1020040011098A KR20040011098A KR100555311B1 KR 100555311 B1 KR100555311 B1 KR 100555311B1 KR 1020040011098 A KR1020040011098 A KR 1020040011098A KR 20040011098 A KR20040011098 A KR 20040011098A KR 100555311 B1 KR100555311 B1 KR 100555311B1
Authority
KR
South Korea
Prior art keywords
upper substrate
electrode
plasma display
display panel
black stripe
Prior art date
Application number
KR1020040011098A
Other languages
English (en)
Other versions
KR20050082603A (ko
Inventor
장성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040011098A priority Critical patent/KR100555311B1/ko
Publication of KR20050082603A publication Critical patent/KR20050082603A/ko
Application granted granted Critical
Publication of KR100555311B1 publication Critical patent/KR100555311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/12—Distribution boxes; Connection or junction boxes for flush mounting
    • H02G3/121—Distribution boxes; Connection or junction boxes for flush mounting in plain walls
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/081—Bases, casings or covers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/02—Details
    • H02G3/08—Distribution boxes; Connection or junction boxes
    • H02G3/088—Dustproof, splashproof, drip-proof, waterproof, or flameproof casings or inlets
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G3/00—Installations of electric cables or lines or protective tubing therefor in or on buildings, equivalent structures or vehicles
    • H02G3/36—Installations of cables or lines in walls, floors or ceilings

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 상부기판과, 상기 상부기판 상에 형성되는 투명전극과, 상기 투명전극 상에 형성되며 상기 투명전극의 폭보다 작은 폭을 가지는 블랙 스트라이프와, 상기 블랙 스트라이프 상에 형성되며 상기 블랙 스트라이프의 폭보다 작은 폭을 가지는 금속버스전극을 구비하고, 상기 블랙 스트라이프는 2㎛~2.5㎛ 정도의 두께를 갖는다.
이러한 구성을 통해서 상부기판 상에 산화 은(AgO)이 형성되는 것을 방지 산화 은(AgO)에 의해 상부기판이 변색되는 현상이 방지됨으로 인해 상부기판이 형광체에서 발생되는 가시광을 흡수하지 않게 되어 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
도 1은 일반적인 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 2는 일반적인 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.
도 3a 및 도 4a는 소성공정 이전의 방전셀 구조를 나타내는 단면도이다.
도 3b 및 도 4b는 소성공정 이후의 방전셀 구조를 나타내는 단면도이다.
도 5는 본 발명의 실시 예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 6a 및 도 6b는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
도 7a 및 도 7b는 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
도 8a 및 도 8b는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
Y : 스캔전극 Z : 서스테인전극
X : 어드레스전극 10,110 : 상부기판
18,118 : 하부기판 12Y,12Z,112Y,112Z : 투명전극
13Y,13Z,113Y,113Z : 금속버스전극 14,114 : 상부 유전체층
15,115 : 블랙 스트라이프 16,116 : 보호막
22,122 : 하부 유전체층 24,124 : 격벽
26,126 : 형광체층 SF : 서브필드
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시장치(Flat Panel Display)가 개발되고 있다.
이러한 평판표시장치는 액정 표시장치(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 전계방출 표시장치(Field Emission Display), 일렉트로 루미네센스(Electro-luminescence) 등이 있다.
이러한 평면 표시장치중, 플라즈마 디스플레이 패널은 He+Xe, Ne+Xe 또는 He+Xe+Ne 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로서 문자 또는 그래픽을 포함한 화상 및 동영상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근, 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 유전체층을 이용하여 벽전하를 축적하여 방전에 필요한 전압을 낮추게 되며, 플라즈마의 스퍼터링(Sputtering)으로 부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 일반적인 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 1을 참조하면, 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(10)상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y, 12Z)의 선폭보다 작은 선폭을 가지며 투명 전극의 일측 가장자리에 형성되는 금속버스전극(13Y, 13Z)을 포함한다. 투명전극(12Y, 12Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)가 이용된다. 금속버스전극(13Y, 13Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(13Y, 13Z) 은 저항이 높은 투명전극(12Y, 12Z)에 의한 전압 강하를 줄이는 역할을 한다.
스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 가스방전 이온화(플라즈마) 방전시 발생된 하전입자(벽전하)들이 축적된다. 보호막(16)은 가스방전이온화(플라즈마) 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보하막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다.
격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상부 및 하부 기판(10, 18)과 격벽(24) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
도 2는 일반적인 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.
도 2를 참조하면, 이러한 3전극 교류 면방전형 플라즈마 디스플레이 패널은 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 예를 들어, 1초를 60㎐로 나누고, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드(Sub Field:SF)로 나누어 진다. 8개의 서브필드들(SF) 각각은 다시 방전을 균일하게 일으키기 위한 리셋기간, 방젠셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 각 서브필드(SF)의 리셋기간 및 어드레스기간은 각 서브필드마다 동일한 반면에, 서스테인기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 서스테인기간이 각각 다른 서브필드들의 조합으로 계조를 구현할 수 있다.
이러한 구조의 방전셀은 어드레스전극(X)과 스캔전극(Y) 간의 대향방전에 의해 선택된 후 서스테인전극쌍(Y, Z)간의 면방전에 의해 방전을 유지하게 된다. 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되어 화상을 표시하게 된다.
도 3a를 참조하면, 방전셀은 상부기판(10)과 상부기판(10) 상에 형성되는 스캔전극(Y) 및 서스테인전극(Z)으로 구성된다. 스캔전극(Y) 및 서스테인전극(Z)은 상부기판(10) 상에 형성된 투명전극(12)과, 투명전극(12) 상에 형성되는 블랙 스트라이프(15)와, 블랙 스트라이프(15) 상에 형성되는 금속버스전극(13)으로 구성된다.
이러한 방전셀은 상부기판(10) 상에 투명전극(12)과 도시되지 않은 제1 얼라인마크가 형성된다. 투명전극(12)은 상부기판(10) 상에 투명전극성물질을 스퍼터링 방식이나 진공증착법 등에 의해 증착한 후 패터닝되어 형성된다. 제1 얼라인 마크는 추후에 형성될 금속전극의 마스크를 정위치시키기 위한 것으로 투명전극(12)과 동일물질로 동시에 형성된다. 이후, 상부기판(10) 상에 금속전극(13, 15) 및 도시되지 않은 제2 얼라인마크가 형성된다.
금속전극(13, 15)은 제 1 및 제 2 금속층을 투명전극(12)이 형성된 기판(10) 상에 전면 증착한 후 제1 얼라인마크로 마스크를 정위치시켜 제 1 및 제 2 금속층을 패터닝함으로써 형성된다.
제 1 금속층은 전도성이 약한 흑색 금속, 예를 들어 산화루테늄(RuO)으로 형성되어 블랙 스트라이프(15) 역할을 하게 되며, 제2 금속층은 은(Ag)으로 형성되어 금속버스전극(13) 역할을 하게 된다. 제2 얼라인 마크는 추후에 형성될 블랙 스트라이프(15)의 마스크를 정위치시키기 위한 것으로 금속버스전극(13)과 동일물질로 동시에 형성된다.
이후, 상부기판(10) 상에 도 1에 도시된 상부 유전체층(14) 및 보호막(16)이 형성된다. 상부 유전체층(14) 및 보호막(16)은 스캔 및 서스테인전극(Y, Z)이 형성된 상부기판(10) 상에 유전체층 물질 및 보호막물질을 순차적으로 도포하여 형성된다.
상부기판(10) 상에 형성되는 블랙 스트라이프(15)는 상부기판(10) 상에 절연물질을 전면 도포한 후 제3 얼라인마크를 이용하여 마스크를 정위치시켜 패터닝함 으로써 형성된다. 이러한 블랙 스트라이프(15)는 약 1㎛∼1.5㎛의 뚜게로 형성된다.
이러한 방전셀을 형성하기 위해서는 상부기판(10) 상에 전극들을 형성한 후 약 500~700℃의 열을 가해 소성하게 된다. 금속버스전극(13)을 약 500~700℃의 고온으로 소성하게 되면 도 3a에 도시된 바와 같이, 금속버스전극(13)의 은(Ag) 이온들이 상부기판(10) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성된다. 산화 은(AgO)이 형성되면 상부기판(10)에서 산화 반응이 발생된 부분(A)이 노란색으로 변색된다. 상부기판(10)이 변색되면 형광체에서 발생되는 가시광을 흡수하여 색온도를 낮아지게 하여 플라즈마 디스플레이 패널의 화질을 저하시키는 문제점이 있다.
도 4a와 같이 투명전극이 없는 방전셀 구조에서도 상부기판(10) 상에 전극들을 형성한 후 약 500~700℃의 열을 가해 소성하게 된다. 금속버스전극(13)을 약 500~700℃의 고온으로 소성하게 되면 금속버스전극(13)의 은(Ag) 이온들이 D1(약 1㎛∼1.5㎛)의 뚜께를 가지는 블랙 스트라이프(15)를 침투하여 상부기판(10) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성된다. 또한, 도 4b에 도시된 바와 같이, 블랙 스트라이프(15)가 형성되어 있지 않은 "B" 부분으로 금속버스전극(13)의 은(Ag) 이온들이 확산되어 상부기판(10) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성된다. 산화 은(AgO)이 형성되면 상부기판(10)에서 산화 반응이 발생된 부분이 노란색으로 변색된다. 상부기판(10)이 변색되면 형광체에서 발생되는 가시광을 흡수하여 색온도를 낮아지 게 하여 플라즈마 디스플레이 패널의 화질을 저하시키는 문제점이 있다.
따라서, 본 발명의 목적은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 상부기판과, 상기 상부기판 상에 형성되는 투명전극과, 상기 투명전극 상에 형성되며 상기 투명전극의 폭보다 작은 폭을 가지는 블랙 스트라이프와, 상기 블랙 스트라이프 상에 형성되며 상기 블랙 스트라이프의 폭보다 작은 폭을 가지는 금속버스전극을 구비하고, 상기 블랙 스트라이프는 2㎛~2.5㎛ 정도의 두께를 가지는 것을 특징으로 한다.
삭제
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 상기 블랙 스트라이프의 폭은 상기 금속버스전극의 폭보다 넓게 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부된 도 5 내지 도 8b를 참조하여 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널을 상세히 살펴보기로 한다.
도 5는 본 발명의 실시 예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(110)상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(118) 상에 형성되어진 어드레스전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(112Y, 112Z)과, 투명전극(112Y, 112Z)의 선폭보다 작은 선폭을 가지며 투명 전극의 일측 가장자리에 형성되는 금속버스전극(113Y, 113Z)을 포함한다. 투명전극(112Y, 112Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)가 이용된다. 금속버스전극(113Y, 113Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(113Y, 113Z)은 저항이 높은 투명전극(112Y, 112Z)에 의한 전압 강하를 줄이는 역할을 한다.
스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(110)에는 상부 유전체층(114)과 보호막(116)이 적층된다. 상부 유전체층(114)에는 가스방전 이온화(플라즈마) 방전시 발생된 하전입자(벽전하)들이 축적된다. 보호막(116)은 가스방전이온화(플라즈마) 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(114)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보하막(116)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 어드레스전극(X)이 형성된 하부기판(118) 상에는 하부 유전체층(122)과 격벽(124)이 형성된다. 하부 유전체층(122)과 격벽(124)의 표면에는 형광체층(126)이 형성된다.
격벽(124)은 어드레스전극(X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(126)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상부 및 하부 기판(110, 118)과 격벽(124) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
이러한 구조의 방전셀은 어드레스전극(X)과 스캔전극(Y) 간의 대향방전에 의해 선택된 후 서스테인전극쌍(Y, Z)간의 면방전에 의해 방전을 유지하게 된다. 방전셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되어 화상을 표시하게 된다.
도 6a 및 도 6b는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
도 6a를 참조하면, 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀은 상부기판(110)과 상부기판(10) 상에 형성되는 스캔전극(Y) 및 서스테인전극(Z)으로 구성된다. 스캔전극(Y) 및 서스테인전극(Z)은 상부기판(10) 상에 형성된 투명전극(112)과, 투명전극(112) 상에 형성되는 블랙 스트라이프(115)와, 블랙 스트라이프(115) 상에 형성되는 금속버스전극(113)으로 구성된다.
이러한 방전셀을 형성하는 공정을 설명하면, 상부기판(110) 상에 투명전극(112)과 도시되지 않은 제1 얼라인마크가 형성된다. 투명전극(112)은 상부기판(110) 상에 투명전극성물질을 스퍼터링 방식이나 진공증착법 등에 의해 증착한 후 패터닝되어 형성된다. 제1 얼라인 마크는 추후에 형성될 금속전극의 마스크를 정위치시키기 위한 것으로 투명전극(112)과 동일물질로 동시에 형성된다. 이후, 상부기판(110) 상에 금속전극(113, 115) 및 도시되지 않은 제2 얼라인마크가 형성된다.
금속전극(113, 115)은 제 1 및 제 2 금속층을 투명전극(112)이 형성된 기판(110) 상에 전면 증착한 후 제1 얼라인마크로 마스크를 정위치시켜 제 1 및 제 2 금속층을 패터닝함으로써 형성된다.
제 1 금속층은 전도성이 약한 흑색 금속, 예를 들어 산화루테늄(RuO)으로 형성되어 블랙 스트라이프(115) 역할을 하게 되며, 제2 금속층은 은(Ag)으로 형성되어 금속버스전극(113) 역할을 하게 된다. 제2 얼라인 마크는 추후에 형성될 블랙 스트라이프(115)의 마스크를 정위치시키기 위한 것으로 금속버스전극(113)과 동일물질로 동시에 형성된다.
이후, 상부기판(110) 상에 도 5에 도시된 상부 유전체층(114) 및 보호막(116)이 형성된다. 상부 유전체층(114) 및 보호막(116)은 스캔 및 서스테인전극(Y, Z)이 형성된 상부기판(110) 상에 유전체층 물질 및 보호막물질을 순차적으로 도포하여 형성된다.
상부기판(110) 상에 형성되는 블랙 스트라이프(115)는 상부기판(110) 상에 절연물질을 전면 도포한 후 제3 얼라인마크를 이용하여 마스크를 정위치시켜 패터닝함으로써 형성된다. 이러한 블랙 스트라이프(115)는 1.5㎛의 뚜게로 형성된다.
이러한 방전셀을 형성하기 위해서는 상부기판(110) 상에 전극들을 형성한 후 약 500~700℃의 열을 가해 소성하게 된다.
본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 방절셀은 상부기판(110) 상에 형성된 전극들을 약 500~700℃의 고온으로 소성함으로 인해 금속버스전극(113)의 은(Ag) 이온들이 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화되는 현상을 방지하기 위해 상부기판(110) 상에 형성되는 투명전극(112)의 폭을 금속버스전극(113) 및 블랙 스트라이프(115)의 폭보다 넓게 형성한다.
투명전극(112)의 폭을 금속버스전극(13) 및 블랙 스트라이프(115)의 폭보다 넓게 형성하면 소성공정시 고온으로 인해 확산되는 금속버스전극(113)의 은(Ag) 이온들이 "C" 부분으로 확산되더라도 은(Ag) 이온들이 상부기판(110)과 접촉하는 것을 방지하여 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 금속버스전극(113)의 은(Ag) 이온들이 산화되어 상부기판(110)이 변색되는 것을 방지할 수 있다.
본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널은 투명전극(112)의 폭을 금속버스전극(113) 및 블랙 스트라이프(115)의 폭보다 넓게 형성하여 상부기판(110) 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다. 이러한 구조를 통 해서 상부기판(110)이 변색되는 현상이 방지됨으로 인해 상부기판(110)이 형광체에서 발생되는 가시광을 흡수하지 않게 되어 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.
도 7a 및 도 7b는 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
도 7a 및 도 7b를 참조하면, 투명전극이 없는 방전셀 구조에서도 상부기판(110) 상에 전극들을 형성한 후 약 500~700℃의 열을 가해 소성하게 된다.
본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 방절셀은 상부기판(110) 상에 형성된 전극들을 약 500~700℃의 고온으로 소성하게 되면 금속버스전극(113)의 은(Ag) 이온들이 블랙 스트라이프(115)를 침투하여 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성되는 것을 방지하기 위해 블랙 스트라이프(115)의 두께를 D2(2㎛) 이상 좀더 바람직하게는 2~2.5(㎛)의 두께로 형성한다.
금속버스전극(113)의 은(Ag) 이온들이 침투할 수 있는 두께는 대략 1.5㎛ 까지이므로 블랙 스트라이프(115)의 두께를 2㎛ 이상으로 형성하면 금속버스전극(113)의 은(Ag) 이온들이 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성되는 것을 방지할 수 있다.
본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널은 스트라이프(115)의 두께를 2㎛ 이상으로 형성하여 상부기판(110) 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다. 이러한 구조를 통해서 상부기판(110)이 변색되는 현상이 방지됨으로 인해 상부기판(110)이 형광체에서 발생되는 가시광을 흡수하지 않게 되어 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.
도 8a 및 도 8b는 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 단면도이다.
도 8a 및 도 8b를 참조하면, 투명전극이 없는 방전셀 구조에서도 상부기판(110) 상에 전극들을 형성한 후 약 500~700℃의 열을 가해 소성하게 된다. 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 방절셀은 상부기판(110) 상에 형성된 전극들을 약 500~700℃의 고온으로 소성하게 되면 금속버스전극(113)의 은(Ag) 이온들이 블랙 스트라이프(115)를 침투하여 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성되는 것을 방지하기 위해 블랙 스트라이프(115)의 두께를 D2(2㎛) 이상의 두께로 형성하고, 블랙 스트라이프(115)의 폭(D4)을 금속버스전극(113)의 폭(D3)보다 넓게 형성한다.
금속버스전극(113)의 은(Ag) 이온들이 침투할 수 있는 두께는 대략 1.5㎛ 까지이므로 블랙 스트라이프(115)의 두께를 2㎛ 이상으로 형성하면 금속버스전극(113)의 은(Ag) 이온들이 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반응을 일으켜 산화 은(AgO)이 형성되는 것을 방지할 수 있다. 또한, 금속버스전극(113)의 은(Ag) 이온들이 "D" 부분으로 확산되어도 금속버스전극(113)의 은(Ag) 이온들이 금속버스전극(113)의 폭보다 넓게 형성된 블랙 스트라이프(115)에 의해 상부기판(110) 내에 포함되어 있는 알칼리 금속과 산화 반 응을 일으켜 산화 은(AgO)이 형성되는 것을 방지할 수 있다.
본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널은 블랙 스트라이프(115)의 두께를 2㎛ 이상으로 형성하고, 블랙 스트라이프(115)의 폭을 금속버스전극(113)의 폭 보다 넓게 형성하여 상부기판(110) 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다. 이러한 구조를 통해서 상부기판(110)이 변색되는 현상이 방지됨으로 인해 상부기판(110)이 형광체에서 발생되는 가시광을 흡수하지 않게 되어 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널은 투명전극의 폭을 금속버스전극 및 블랙 스트라이프의 폭보다 넓게 형성하여 상부기판 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다.
본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널은 스트라이프의 두께를 2㎛ 이상으로 형성하여 상부기판 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다.
본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널은 블랙 스트라이프의 두께를 2㎛ 이상으로 형성하고, 블랙 스트라이프의 폭을 금속버스전극의 폭 보다 넓게 형성하여 상부기판 상에 산화 은(AgO)이 형성되는 것을 방지할 수 있다.
이러한 구조들을 통해서 상부기판이 변색되는 현상이 방지됨으로 인해 상부기판이 형광체에서 발생되는 가시광을 흡수하지 않게 되어 플라즈마 디스플레이 패 널의 표시품질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (3)

  1. 상부기판과,
    상기 상부기판 상에 형성되는 투명전극과,
    상기 투명전극 상에 형성되며 상기 투명전극의 폭보다 작은 폭을 가지는 블랙 스트라이프와,
    상기 블랙 스트라이프 상에 형성되며 상기 블랙 스트라이프의 폭보다 작은 폭을 가지는 금속버스전극을 구비하고,
    상기 블랙 스트라이프는 2㎛~2.5㎛ 정도의 두께를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 삭제
KR1020040011098A 2004-02-19 2004-02-19 플라즈마 디스플레이 패널 KR100555311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040011098A KR100555311B1 (ko) 2004-02-19 2004-02-19 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011098A KR100555311B1 (ko) 2004-02-19 2004-02-19 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050082603A KR20050082603A (ko) 2005-08-24
KR100555311B1 true KR100555311B1 (ko) 2006-03-03

Family

ID=37268985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011098A KR100555311B1 (ko) 2004-02-19 2004-02-19 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100555311B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749135B2 (en) 2016-06-17 2020-08-18 Lg Chem, Ltd. Electrode structure, electronic device comprising same and method for manufacturing same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726648B1 (ko) * 2005-05-11 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 제조 방법
KR100761293B1 (ko) * 2006-01-13 2007-09-27 엘지전자 주식회사 플라즈마 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749135B2 (en) 2016-06-17 2020-08-18 Lg Chem, Ltd. Electrode structure, electronic device comprising same and method for manufacturing same

Also Published As

Publication number Publication date
KR20050082603A (ko) 2005-08-24

Similar Documents

Publication Publication Date Title
US6965201B2 (en) Plasma display device having barrier ribs
US7768200B2 (en) Plasma display panel having black matrices
US20060175949A1 (en) Plasma display panel and manufacturing method thereof
KR100555311B1 (ko) 플라즈마 디스플레이 패널
KR100389025B1 (ko) 플라즈마 디스플레이 패널
US20060145613A1 (en) Plasma display apparatus
KR20030027436A (ko) 플라즈마 디스플레이 패널
KR100538323B1 (ko) 플라즈마 디스플레이 패널
US7400092B2 (en) Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part
EP1696460B1 (en) Plasma display apparatus
KR20060130366A (ko) 플라즈마 디스플레이 패널
EP1445787A2 (en) Plasma display panel
KR100505984B1 (ko) 플라즈마 디스플레이 패널
KR100549667B1 (ko) 플라즈마 디스플레이 패널
KR100686854B1 (ko) 플라즈마 디스플레이 패널
KR20030041054A (ko) 플라즈마 디스플레이 패널
JP2004087356A (ja) プラズマディスプレイパネルおよびその製造方法
KR20050082604A (ko) 플라즈마 디스플레이 패널
KR100425483B1 (ko) 플라즈마 디스플레이 패널
KR100680056B1 (ko) 플라즈마 디스플레이 패널
KR100635765B1 (ko) 플라즈마 디스플레이 패널
KR100600891B1 (ko) 플라즈마 디스플레이 패널
KR100741130B1 (ko) 플라즈마 디스플레이 패널
KR100499080B1 (ko) 플라즈마 디스플레이 패널
KR100708733B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee