KR100295108B1 - 플라즈마 디스플레이 패널용 전극 제조방법 - Google Patents

플라즈마 디스플레이 패널용 전극 제조방법 Download PDF

Info

Publication number
KR100295108B1
KR100295108B1 KR1019980037438A KR19980037438A KR100295108B1 KR 100295108 B1 KR100295108 B1 KR 100295108B1 KR 1019980037438 A KR1019980037438 A KR 1019980037438A KR 19980037438 A KR19980037438 A KR 19980037438A KR 100295108 B1 KR100295108 B1 KR 100295108B1
Authority
KR
South Korea
Prior art keywords
electrode
display panel
plasma display
film
seed layer
Prior art date
Application number
KR1019980037438A
Other languages
English (en)
Other versions
KR20000019380A (ko
Inventor
조수제
류병길
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980037438A priority Critical patent/KR100295108B1/ko
Publication of KR20000019380A publication Critical patent/KR20000019380A/ko
Application granted granted Critical
Publication of KR100295108B1 publication Critical patent/KR100295108B1/ko
Priority to US10/322,640 priority patent/US7336032B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널용 전극 제조방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법은 기판의 상부에 금속시드층을 형성하는 단계와, 금속시드층의 상부에 감광성수지 패턴을 형성하는 단계와, 패턴이 형성된 금속시드층의 상부에 전기 도금막을 형성하는 단계와, 감광성 수지패턴 및 그 하부에 형성된 금속시드층 제거하는 단계를 포함한다.
이에따라, 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법은 전극패턴 형성시간이 짧아 공정수율을 향상시키게 됨과 아울러, 버스전극에서 반사되는 가시광선을 줄여 플라즈마 디스플레이 패널의 효율을 향상시키게 된다.

Description

플라즈마 디스플레이 패널용 전극패턴 구조 및 그 제조방법 (Structure of Electrode Pattern for Plasma Display Panel and Fabricating Method Thereof)
본 발명은 평면표시장치에 관한 것으로, 특히 저저항화, 고정세화 전극을 형성함과 아울러, 전극의 산화 및 확산을 방지하는 플라즈마 디스플레이 패널용 전극 패턴 구조 및 그 제조방법에 관한 것이다.
최근, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 함), 전계방출 표시장치(Field Emission Display; 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 함)등의 평면 표시장치가 활발히 개발되고 있으며, 이들중 PDP는 단순구조에 의한 제작의 용이성, 고휘도 및 고발광 효율의 우수, 메모리 기능 및 160。 이상의 광시야각을 갖는 점과 아울러 40 인치이상의 대화면을 구현할수 있는 장점을 가지고 있다.
도 1을 참조하면, 종래기술에 따른 PDP는 어드레스 전극(2)을 실장한 하부기판(14)과, 상기 하부 기판(14)의 상부에 소정의 두께로 도포되어 벽전하(Wall Charge)를 형성하는 하부 유전체후막(18)과, 하부 유전체후막(18)의 상부에 스트라이프(Stripe) 형상으로 형성되어 각각의 방전셀을 분할하는 격벽(8)과, 플라즈마 방전으로 발생된 빛에 의해 여기되어 발광하는 형광체(6)와, 상부기판(16)의 상부에 형성되어 방전을 유지 구동시키는 투명전극(4)과, 상기 상부기판(16) 및 투명전극(4)의 상부에 소정의 두께로 도포되어 벽전하를 형성하는 상부 유전체후막(12)과, 상기 유전체 후막(12)의 상부에 도포되어 방전에 의한 스퍼터링으로부터 상부 유전체후막(12)을 보호하는 보호막(10)을 구비한다. 어드레스 전극(2) 및 투명전극(4)간에 소정의 구동전압(예를들어 200V)이 인가되면, 방전셀의 내부에는 어드레스전극(2)에서 방출된 전자에 의해 플라즈마 방전이 일어나게 된다. 이를 상세히 설명하면, 어드레스 전극(2)에서 방출된 전자가 방전셀에 봉입된 He와 Xe의 혼합가스 또는 Ne와 Xe의 혼합가스의 원자와 충돌하여 상기 혼합가스의 원자들을 이온화 시켜면서 2차전자의 방출이 일어나며 이때의 2차전자는 혼합가스의 원자들과 충돌을 반복하면서 차례로 원자를 이온화 해간다. 즉, 전자와 이온이 배로 증가하는 애벌런치(Avalanche)과정에 들어간다. 상기 애벌런치 과정에서 발생된 빛(예를들면, 자외선)이 적색(Red; 이하 "R"라 함), 녹색(Green; 이하 "G"라 함), 청색(Blue;이하 "B"라 함)의 형광체를 여기 발광시키게 되며 상기 형광체에서 발광된 R,G,B의 빛은 보호막(10), 상부 유전체후막(12) 및 서스테인 전극(4)을 경유하여 상부기판(16)으로 진행되어 문자 또는 그래픽을 표시하게 된다. 이때, 투명전극(4)들의 하부에는 투명전극(4)들에 인가되는 구동전압의 전압강하를 고르게 하기위해 버스전극(20)들이 형성되어 있다. 한편, 상기 버스전극(20) 및 어드레스 전극(2)들은 형성과정에서 산화되거나 저저항, 고정세화 전극의 형성이 어렵게 된다. 이하, 도 2를 결부하여 이에 대하여 상세히 설명하기로 한다.
도 2를 참조하면, 종래기술에 따른 플라즈마 디스플레이 패널의 전극 제조방법이 수순에 따라 도시되어 있다.
기판(16)의 상부에 소정의 두께로 투명전극(4)을 형성한다. (제1 단계) 기판(16)의 상부에 스퍼터링법(Sputtering Method) 또는 진공증착법을 이용하여 ITO(Indium Tin Oxide; 이하 "ITO"라 함)를 소정의 두께로 증착시켜 도 2의 (a)에 도시된바와같이 투명전극(4)을 형성한다. 투명전극(4)의 상부에 제1 크롬막(22a), 구리막(24), 제2 크롬막(22b)을 순차적으로 형성한다. (제2 단계) 투명전극(4)의 상부에 스퍼터링법을 이용하여 소정의 두께로 Cr,Cu,Cr을 순차적으로 증착시켜 제1 크롬막(22a), 구리막(24), 제2 크롬막(22b)을 형성시킨다. 이때, 스퍼터링법을 이용하여 구리막(24)의 두께를 수㎛로 형성할 경우 증착시간이 길어져 제조공정상 많은 시간을 요하게 된다. 또한, 제2 크롬막(22b)은 구리막(24)의 산화를 방지하게 된다. 이때, 도 2의 (b)에 기판(16)의 상부에 제1 크롬막(22a), 구리막(24), 제2 크롬막(22b)이 적층된 구조가 도시되어 있다. 제2 크롬막(22b)의 상부에 감광성수지를 소정의 두께로 도포한후, 사진석판법을 이용하여 원하는 패턴을 형성한다. (제3 단계) 제2 크롬막(22b)의 상부에 감광성수지(26)를 소정의 두께로 도포한후, 사진석판법(Photo Lithography Method)을 이용하여 도 2의 (c)에 도시된바와같은 패턴을 형성한다. 패턴이 형성된 기판(16)을 식각하여 버스전극(20)을 형성한다. (제4 단계) 패턴에 의해 노출된 전극층을 습식에칭 또는 반응성 이온에칭법으로 식각시켜 버스전극(20)을 형성하게 된다. 이때, 버스전극(20)은 제1 크롬막(22a), 구리막(24), 제2 크롬막(22b)으로 형성된다. 이 경우, 버스전극(20)의 폭은 대략 투명전극(4)의 1/3정도를 차지하도록 구성되어 있다. 이로인해, 버스전극(20)에서는 방전셀에서 방출되는 가시광선이 투과되지 못하고 반사되므로 PDP의 효율을 저하시키게 된다. 이때, 도 2의 (d)에 버스전극이 도시되어 있다. 한편, 상기 버스전극(20)의 구리막(24)은 박막 형성시간이 길어지게 되어 짐과 아울러 식각시킴에 의해 외부에 노출되므로 산화되거나 유전체로 확산되어 PDP소자의 성능을 저하시키게 되는 문제점이 도출되고 있다. 한편, 어드레스 전극(2)을 형성하는 경우에는 하부기판(14)의 상부에 스크린 프린팅법(Screen Printing Method)을 이용하여 전극을 형성하게 되므로 어드레스 전극(2)의 막의 조직이 치밀하지 못하여 비저항이 커지게 됨과 아울러, 미세 선폭을 갖는 고정세화 전극을 형성하기 어려운 문제점이 도출되고 있다. 이에따라, 저저항화, 고정세화, 전극의 산화 및 확산을 방지하는 새로운 전극 제조방법이 요구되고 있다.
따라서, 본 발명의 목적은 특히 저저항화, 고정세화 전극을 형성함과 아울러, 전극의 산화 및 확산을 방지하는 플라즈마 디스플레이 패널용 전극패턴 구조 및 그 제조방법을 제공 하는데 있다.
도 1은 종래기술에 따른 플라즈마 디스플레이 패널의 구조를 도시한 사시도.
도 2는 도 1의 전극 제조방법을 수순에 따라 도시한 도면.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법을 수순에 따라 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 어드레스 전극 4,34 : 투명전극
6 : 형광체 8 : 격벽
10 : 보호막 12,18 : 유전체막
14 : 하부기판 16,32 : 상부기판
20 : 버스전극 22 : 크롬막
24 : 구리막 26,40 : 감광성 수지
38 : 금속시드층 42 : 전기도금막
44 : 보호층
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법은 기판의 상부에 금속시드층을 형성하는 단계와, 금속시드층의 상부에 감광성수지 패턴을 형성하는 단계와, 패턴이 형성된 금속시드층의 상부에 전기 도금막을 형성하는 단계와, 감광성 수지패턴 및 그 하부에 형성된 금속시드층 제거하는 단계를 포함한다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널용 전극패턴 구조는 기판의 상부에 일정한 패턴으로 형성된 금속시드층/전기도금막을 구비한다.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 3을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법이 수순에 따라 도시되어 있다.
기판(32)의 상부에 소정의 두께로 투명전극(34)을 형성한다. (제11 단계) 기판(32)의 상부에 스퍼터링법(Sputtering Method) 또는 진공증착법을 이용하여 ITO(Indium Tin Oxide; 이하 "ITO"라 함)를 소정의 두께로 증착시켜 투명전극(34)을 형성한다. 투명전극(34)의 상부에 금속시드층(38)을 형성한다. (제12 단계) 투명전극(4)의 상부에 스퍼터링법 또는 진공증착법을 이용하여 도 3의 (a)에 도시된바와같이 소정의 두께로 제1 금속층(38a) 및 제2 금속층(38b)을 순차적으로 증착시켜 금속시드층(38)을 형성시킨다. 이때, 제1 금속층(38a)은 기판(32)과 제2 금속층(38b)의 밀착력을 향상시키기위해 소정의 두께(예를들면, 0.05㎛)로 형성되며 Ti,Cr,Ta 등을 사용하게 된다. 또한, 제2 금속층(38b)은 전기도금법을 이용하여 도금막을 형성할 경우 도금막의 시드(Seed)로 작용하게 된다. 이를위해, 제2 금속층(38b)은 소정의 두께(예를들면, 0.05 - 0.5㎛)로 제1 금속층(38a)의 상부에 형성되며 CU, Ni, Ag, Au 또는 그 합금을 사용하게 된다. 금속시드층(38)의 상부에 감광성수지(40) 패턴을 형성한다. (제13 단계) 금속시드층(38)의 상부에 감광성수지(40)를 소정의 두께로 도포한후, 사진석판법(Photo Lithography Method)을 이용하여 도 3의 (b)에 도시된바와같은 감광성수지(40) 패턴을 형성한다. 패턴이 형성된 금속시드층(38)의 상부에 소정의 두께로 전기도금막(42)을 형성한다. (제14 단계) 패턴에 의해 노출된 금속시드층(38)의 상부에 전기도금법을 이용하여 도 3의 (c)에 도시된바와같이 소정의 두께(1 - 20㎛)를 갖는 전기도금막(42)을 형성한다. 이때, 전기도금막(42)의 재질은 Cu, Ni, Ag, Au 또는 그 합금을 사용하게 되며 경제성, 비저항, 환경 문제를 고려할때, Cu 또는 Cu합금물을 사용하는 것이 바람직하다. 또한, 전기도금막(42)의 폭은 플라즈마 디스플레이 패널의 특성을 고려하여 10 -100㎛로 형성하는 것이 바람직하며, 설계자의 의도에 따라 고정세화 패턴을 형성하기 위해 전기도금막(42)의 폭을 10㎛이하로 형성할수도 있을 것이다. 또한, 전기도금막(42)은 조직이 치밀하여 비저항을 줄여 저저항을 가지게 된다. 한편, 어드레스 전극도 전기도금막(42)과 같은 방법으로 형성할 경우, 저저항화를 이룰수 있을 것이다. 감광성 수지(40)패턴 및 그 하부에 형성된 금속시드층(38)을 제거하여 전극패턴을 형성한다. (제15 단계) 도금막(40)이 형성된후, 용제(예를들면, 아세톤)를 사용하여 감광성수지(40) 패턴을 제거시킨다. 또한, 감광성수지(40) 패턴을 제거함에 의해 감광성수지(40) 패턴의 하부에 형성된 금속시드층(38)을 습식식각 또는 반응성 이온에칭법을 이용하여 제거시킨다. 이에따라, 도 3의 (d)에 도시된바와같은 전극패턴을 형성할수 있게된다. 이때, 전극패턴은 금속시드층(38) 및 전기도금막(42)이 순차적으로 형성 구조를 가지게 된다. 전극패턴의 표면에 보호층(44)을 도포하여 전극을 형성한다. (제16 단계) 전극패턴의 표면에 전기도금법을 이용하여 보호막(44)을 형성시켜 도 3의 (e)에 도시된바와같이 버스전극을 형성하게 된다. 이때, 보호막(44)은 Ni 또는 Ni/Cr 적층막을 사용하게 된다. 이 경우, 금속시드층(38) 및 전기도금막(42)이 보호막(44)에 의해 외부와 차단된 구조를 가지게 되어 금속시드층(38) 및 전기도금막(42)의 재질이 Cu를 사용하더라도 산화되거나 유전체에 확산되는 것을 방지하게 된다. 이로인해, 본 발명에 따른 플라즈마 디스플레이 패널용 전극패턴 구조는 저저항화, 고정세화 전극을 형성함과 아울러, 전극의 산화 및 확산을 방지할수 있게된다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법은 전극패턴 형성시간이 짧아 공정수율을 높이게 됨과 아울러, 버스전극의 폭을 고정세화 시켜 폭을 줄이고, 두께를 증가시켜 버스전극에서 반사되는 가시광선을 줄여 PDP의 효율을 증대시키게 된다.
상술한 바와같이, 본 발명에 따른 플라즈마 디스플레이 패널용 전극패턴 구조는 저저항화, 고정세화 전극을 형성함과 아울러, 전극의 산화 및 확산을 방지할수 있는 장점이 있다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널용 전극 제조방법은 전극패턴 형성시간이 짧아 공정수율을 향상시킴과 아울러, 버스전극을 고정세화하여 폭을 줄이고, 두께를 증가시켜 버스전극에서 반사되는 가시광선을 줄여 PDP의 효율을 향상시킬수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (17)

  1. 기판의 상부에 금속시드층을 형성하는 단계와,
    상기 금속시드층의 상부에 감광성수지 패턴을 형성하는 단계와,
    상기 패턴이 형성된 금속시드층의 상부에 전기 도금막을 형성하는 단계와,
    상기 감광성 수지패턴 및 그 하부에 형성된 금속시드층 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  2. 제 1 항에 있어서,
    상기 금속시드층을 형성하는 단계가,
    상기 기판의 상부에 제1 금속층을 형성하는 단계와,
    상기 제1 금속층의 상부에 제2 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  3. 제 2 항에 있어서,
    상기 제1 금속층의 재질이 Ti, Cr, Ta 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  4. 제 2 항에 있어서,
    상기 제2 금속층의 재질이 CU, Ni, Ag, Au 중 적어도 어느하나 이거나 그 합금인 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  5. 제 1 항에 있어서,
    상기 전기도금막의 재질이 Cu, Ni, Ag, Au중 적어도 어느하나 이거나 그 합금인 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  6. 제 1 항에 있어서,
    상기 전기도금막의 표면에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  7. 제 6 항에 있어서,
    상기 보호막이 Ni 또는 Ni/Cr의 전기도금막인 것을 특징으로 하는 플라즈마 디스플레이 패널용 전극 제조방법.
  8. 기판의 상부에 일정한 패턴으로 형성된 금속시드층/전기도금막을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  9. 제 8 항에 있어서,
    상기 금속시드층은 제1 금속막/제2 금속막의 2층구조로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  10. 제 9 항에 있어서,
    상기 제1 금속층의 재질이 Ti, Cr, Ta 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  11. 제 9 항에 있어서,
    상기 제2 금속층의 재질이 CU, Ni, Ag, Au 중 적어도 어느하나 이거나 그 합금인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  12. 제 9 항에 있어서,
    상기 전기도금막의 재질이 Cu, Ni, Ag, Au중 적어도 어느하나 이거나 그 합금인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  13. 제 9 항에 있어서,
    상기 제1 금속층의 두께가 0.05㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  14. 제 9 항에 있어서,
    상기 제2 금속층의 두께가 0.05 ~ 0.5㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  15. 제 9 항에 있어서,
    상기 전기도금막의 두께가 1 ~ 20㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  16. 제 9 항에 있어서,
    상기 전극패턴의 표면에는 보호막이 추가로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
  17. 제 16 항에 있어서,
    상기 보호막이 Ni 또는 Ni/Cr전기도금막 인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극패턴 구조.
KR1019980037438A 1998-09-10 1998-09-10 플라즈마 디스플레이 패널용 전극 제조방법 KR100295108B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980037438A KR100295108B1 (ko) 1998-09-10 1998-09-10 플라즈마 디스플레이 패널용 전극 제조방법
US10/322,640 US7336032B2 (en) 1998-09-10 2002-12-19 Electrodes in plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037438A KR100295108B1 (ko) 1998-09-10 1998-09-10 플라즈마 디스플레이 패널용 전극 제조방법

Publications (2)

Publication Number Publication Date
KR20000019380A KR20000019380A (ko) 2000-04-06
KR100295108B1 true KR100295108B1 (ko) 2001-07-12

Family

ID=19550256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037438A KR100295108B1 (ko) 1998-09-10 1998-09-10 플라즈마 디스플레이 패널용 전극 제조방법

Country Status (1)

Country Link
KR (1) KR100295108B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987185B1 (ko) * 2007-12-26 2010-10-11 한국과학기술원 유전체 코어를 갖는 수동소자 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458124B1 (ko) * 2002-05-16 2004-11-20 전자부품연구원 1ｍｍ 이상의 픽셀을 갖는 플라즈마 디스플레이 패널 배면 기판 제작방법
KR100987785B1 (ko) * 2006-04-13 2010-10-18 코오롱인더스트리 주식회사 금속 전극의 제조방법
KR101693428B1 (ko) 2015-06-16 2017-01-05 주식회사 다원체어스 의자 결합구조
WO2020106083A1 (ko) * 2018-11-21 2020-05-28 (주)잉크테크 디스플레이용 전극 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987185B1 (ko) * 2007-12-26 2010-10-11 한국과학기술원 유전체 코어를 갖는 수동소자 제조방법

Also Published As

Publication number Publication date
KR20000019380A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US7336032B2 (en) Electrodes in plasma display panel
US6191530B1 (en) Electrode for a display device and method for manufacturing the same
KR100295108B1 (ko) 플라즈마 디스플레이 패널용 전극 제조방법
US6410214B1 (en) Method for manufacturing black matrix of plasma display panel
KR100730171B1 (ko) 디스플레이 장치 및 그 제조방법
KR100337883B1 (ko) 플라즈마 디스플레이 장치의 제조방법
JPH09283029A (ja) プラズマディスプレイパネル
KR20010020045A (ko) 플라즈마 표시소자용 미세배선 보호층 제조방법
KR100477604B1 (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR100679102B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100456140B1 (ko) 플라즈마 디스플레이 패널의 전극제조방법
KR100352975B1 (ko) 플라즈마 디스플레이 패널의 전극 및 그 제조방법
JPH11242935A (ja) プラズマ情報表示素子
KR20040107063A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100293510B1 (ko) 플라즈마디스플레이패널의전극및그제조방법
KR100775825B1 (ko) 플라즈마 디스플레이 장치
JPH08315733A (ja) Ａｃ型プラズマディスプレイパネル及びその製造方法
JP2000011896A (ja) ガス放電型表示装置とその製造方法
JP2002124190A (ja) プラズマ情報表示素子
KR100604274B1 (ko) 유기 전계 발광 소자 및 그 제조방법
JP2004193141A (ja) プラズマディスプレイパネル及びその駆動方法
KR20030065167A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR20040081496A (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
KR100587262B1 (ko) 플라즈마 표시장치의 전극 제조방법
KR100844838B1 (ko) 플라즈마 디스플레이 패널 및 그의 유지전극쌍 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee