CN102540749B - 一种光刻方法 - Google Patents

一种光刻方法 Download PDF

Info

Publication number
CN102540749B
CN102540749B CN 201010612960 CN201010612960A CN102540749B CN 102540749 B CN102540749 B CN 102540749B CN 201010612960 CN201010612960 CN 201010612960 CN 201010612960 A CN201010612960 A CN 201010612960A CN 102540749 B CN102540749 B CN 102540749B
Authority
CN
China
Prior art keywords
photoetching
photoresist
offset plate
version
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010612960
Other languages
English (en)
Other versions
CN102540749A (zh
Inventor
单朝杰
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010612960 priority Critical patent/CN102540749B/zh
Publication of CN102540749A publication Critical patent/CN102540749A/zh
Application granted granted Critical
Publication of CN102540749B publication Critical patent/CN102540749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供的一种光刻方法,包括:提供测试晶圆;使用设计掩模版对所述测试晶圆进行光刻工艺,在测试晶圆表面形成光刻胶图形;检测所述光刻胶图形,查找发生图形坍塌的区域;根据所述光刻胶图形的坍塌区域,制作修正掩模版,所述修正掩模版具有开口,所述开口与所述图形坍塌区域相对应;提供产品晶圆;分别使用所述修正掩模版以及设计掩模版对产品晶圆进行曝光,在产品晶圆表面形成光刻胶图形。本发明通过对已发生图形坍塌的光刻胶区域进行二次曝光,使得该区域光刻胶的图形失效,从而避免了光刻胶缺陷的扩散。

Description

一种光刻方法
技术领域
本发明涉及一种集成电路制造工艺,特别是一种光刻方法。
背景技术
在集成电路的制造工艺中,芯片的制备一般分为薄膜、研磨、光刻、刻蚀、扩散以及掺杂等步骤。其中,光刻技术是通过曝光、显影、定影、坚膜等步骤溶解掉光刻胶上的一些区域,形成具有版图图形的光刻胶掩模。刻蚀则是将光刻胶掩模的图形再转移到硅片上的技术,用于将没有光刻胶保护的硅片表面材料蚀刻去除。
随着器件特征尺寸的缩小,对光刻工艺的最小线宽、精确度的挑战也越来越大。技术人员需要在版图设计上制定各种规则以提高图形转移的成功率,并在版图上设计测试图形,来检测光刻工艺的有效性以及稳定性。
在光刻过程中,由于器件图形自身的设计问题,或测试图形超出设计规则,造成工艺窗口过小,将带来一系列的负效应。例如,曝光显影后光刻胶图形发生坍塌。发生图形坍塌的光刻胶会随着显影液流动,而分布到相邻区域,形成更大范围的缺陷,上述缺陷的扩散将直接导致整个光刻工艺的失效。因此对于掩模版的器件图形以及测试图形需要设定严格的设计规则,以减小上述情况的产生,更多关于掩模版图形设计规则的方法,可以参见公开号为CN101441403A的中国专利申请。
对于发生图形坍塌的光刻胶,通常只能灰化处理并清洗去除,并重新进行涂胶、曝光、显影等光刻工艺制作新的光刻胶,同时还要对版图上的不合格图形进行修正。上述版图修正以及重新光刻工艺的成本非常高,同时影响生产进度。
发明内容
本发明的目的在于提供一种光刻方法,对已发生图形坍塌的光刻胶进行补救,防止缺陷的扩散。
本发明提供的光刻方法,包括:
提供测试晶圆;使用设计掩模版对所述测试晶圆进行光刻工艺,在测试晶圆表面形成光刻胶图形;
检测所述光刻胶图形,查找发生图形坍塌的区域;
根据所述光刻胶图形的坍塌区域,制作修正掩模版,所述修正掩模版具有开口,所述开口与所述图形坍塌区域相对应;
提供产品晶圆;分别使用所述修正掩模版以及设计掩模版对产品晶圆进行曝光,在产品晶圆表面形成光刻胶图形。
可选的,所述开口与所述图形坍塌区域一致。
可选的,所述晶圆分为多个芯片区域,所述修正掩模版的开口与发生图形坍塌的芯片区域一致。
可选的,所述在产品晶圆表面形成光刻胶图形包括:
在所述产品晶圆表面旋涂光刻胶;
先使用修正掩模版对所述光刻胶进行曝光;
再使用设计掩模版对所述光刻胶进行曝光;
对所述光刻胶进行显影形成光刻胶图形。
可选的,上述曝光顺序还可以变换。
优选的,所述光刻胶为负胶。所述使用修正掩模版进行曝光时,曝光剂量为所述光刻胶最小曝光剂量的两倍至四倍。
与现有技术相比,本发明具有以下优点:通过对已发生图形坍塌的光刻胶区域进行二次曝光,使得该区域光刻胶的图形失效,从而避免了光刻胶缺陷的扩散。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制,重点在于示出本发明的主旨。在附图中为清楚起见,放大了层和区域的尺寸。
图1为本发明所述光刻方法的流程示意图;
图2至图11为本发明实施例所述光刻方法的各步骤示意图。
具体实施方式
在现有的光刻工艺中,当晶圆表面的光刻胶图形因为版图设计问题发生了图形坍塌,只能重新进行光刻胶图形制作,并修正版图上的不合格图形。因此成本较高,且影响生产进度。
在实际生产过程中,一块晶圆用于制作多个芯片,因此所述晶圆被划分为多个重复的芯片区域。如果是因掩模版上的测试图形的设计问题造成光刻胶图形的坍塌,所述坍塌区域的图形对芯片功能并不产生任何影响;即使是因掩模版上的器件图形的设计问题造成光刻胶图形的坍塌,所述坍塌的区域也仅对有限的若干芯片造成影响。假设将上述发生图形坍塌的区域屏蔽,晶圆的其余部分依然可以进行正常的光刻工艺。
基于上述思想,本发明提供了一种光刻方法,图1为本发明所述光刻方法的流程示意图,如图1所示,所述光刻方法的基本步骤包括:
步骤S101、提供测试晶圆;
具体的,所述测试晶圆应当与批量生产用的产品晶圆的规格尺寸相同,可以直接从产品晶圆中任意挑选一块晶圆作为测试晶圆,以检验光刻工艺的有效性以及可靠性。
步骤S102、使用设计掩模版对所述测试晶圆进行光刻工艺,在测试晶圆表面形成光刻胶图形;
具体的,在测试晶圆上旋涂与批量生产时采用的同种类、同厚度的光刻胶,使用设计掩模版对上述光刻胶进行曝光、显影等光刻工艺,形成光刻胶图形。
步骤S103、检测所述光刻胶图形,查找发生图形坍塌的区域;
由于设计掩模版可能存在的器件图形或测试图形的设计问题,上述光刻胶图形存在图形坍塌的缺陷。在所述产生光刻胶图形坍塌的区域内,所述光刻以及后续刻蚀工艺无法正常的将掩模版图形转移至晶圆上。具体的检测方法可以是通过显微镜观察光刻胶图形,或在完成光刻工艺的晶圆进行电性测试等方式。
步骤S104、根据所述光刻胶图形的坍塌区域,制作修正掩模版,所述修正掩模版具有开口,所述开口与所述图形坍塌区域相对应;
具体的,经过前述步骤的检测,已知设计掩模版上具有图形设计问题的区域,也即使用设计掩模版会在晶圆上产生光刻胶图形坍塌问题的区域。根据上述区域制作具有开口的修正掩模版,所述修正掩模版的开口可以与上述图形坍塌区域一致。此外,如果晶圆上某块芯片区域中存在光刻胶图形坍塌的问题,该芯片区域的其他部分即使能够形成正常的图形,也无法避免该芯片的失效,因此所述修正掩模版的开口也可以直接暴露出存在图形坍塌问题的芯片区域,而无需考虑所述图形坍塌区域的具体位置或者形状等问题,能够进一步简化修正掩模版的图形,降低制作难度。
步骤S105、提供产品晶圆;分别使用所述修正掩模版以及设计掩模版对产品晶圆进行曝光,在产品晶圆表面形成光刻胶图形。
在进入正式的批量生产时,使用上述修正掩模版以及设计掩模版对旋涂有光刻胶的产品晶圆进行分次曝光,形成光刻胶图形。此时设计掩模版中不存在设计问题的图形区域可以正常的转移至光刻胶图形上,而存在设计问题的图形区域则在因为处于修正掩模版开口区域内,而被曝光了两次。因此,上述存在设计问题的图形区域将不会被转移至光刻胶图形上,该区域的光刻胶不能产生图形,也不会发生图形倒塌进而造成缺陷扩散的问题存在,并在显影过程中被去除或者全部保留,具体取决于光刻胶的感光类型。
最终完成光刻工艺的产品晶圆上,虽然有部分区域无法形成半导体图形而不能制作半导体芯片,但与重新设计掩模版以及进行工艺整合所带来的成本提高相比,损失更小。
为进一步说明本发明特点,以下结合具体的实施例,对本发明的光刻工艺进行详细的介绍。图2至图11示出了本发明实施例的光刻工艺的各步骤示意图。
如图2所示,首先提供测试晶圆100,所述测试晶圆100直接从正式生产所用的产品晶圆中抽取获得。所述测试晶圆表面划分为多个重复的芯片区域,各芯片区域对应形成一块半导体芯片。在所述测试晶圆100的表面采用旋涂工艺形成光刻胶层101。为了精确地测试正式的批量生产中可能发生的光刻胶图形坍塌问题,所述光刻胶层101的感光类型以及旋涂厚度应当与正式生产时所采用的光刻胶相同。
如图3所示,使用设计掩模版201,对上述旋涂有光刻胶101的测试晶圆100进行光刻工艺。包括对所述光刻胶101进行曝光、显影形成光刻胶图形。本实施例中,所述光刻胶101采用负胶,所述光刻胶101受到曝光的区域将无法在显影中去除。因此所述设计掩模版201的开口图形与光刻形成的光刻胶101的图形相反。
如图4所示,检测所述光刻胶101的图形。具体的,使用电镜扫描装置,扫描光刻胶101的表面,查找产生图形坍塌问题的区域。图5为测试晶圆100的俯视示意图,假设图5中测试晶圆表面的A区域内的光刻胶产生了图形坍塌问题,且所述A区域位于芯片区域1以及芯片区域2内。
如图6所示,根据上述检测结果,制作修正掩模版202。本实施例中,所述修正掩模版202具有开口B,且开口B以外的区域不透光。所述开口B对应于测试晶圆100上的芯片区域1以及芯片区域2,因此所述开口B不但暴露出具有图形坍塌问题的A区域,还暴露出整个芯片区域1以及芯片区域2。
以下利用所述修正掩模版202以及设计掩模版201进行正式生产的光刻工艺。
如图7所示,提供产品晶圆102,所述产品晶圆102与测试晶圆100规格尺寸相同,在所述产品晶圆102的表面采用旋涂工艺形成光刻胶103。所述光刻胶103的感光类型以及厚度与光刻胶101相同。
如图8所示,首先使用修正掩模版202对所述形成有光刻胶103的产品晶圆102进行第一次曝光。图9为所述产品晶圆102的俯视示意图,结合图8以及图9所示,所述第一次曝光将使得位于修正掩模版202的开口区域内也即产品晶圆102上芯片区域1以及芯片区域2内的光刻胶103受到光线照射。由于光刻胶103为负胶,上述芯片区域1以及芯片区域2内的光刻胶103将在显影过程中被全部保留。
如图10所示,使用设计掩模版201对所述形成有光刻胶103的产品晶圆102进行第二次曝光。该次曝光将使得设计掩模版201上的设计图形转移至光刻胶103上。
作为优选的方案,为了保证第一次曝光能够使得位于修正掩模版202开口内的光刻胶103充分感光,所述第一次曝光采用的曝光剂量为所述光刻胶最小曝光剂量两倍至四倍。所述最小曝光剂量为光刻胶的固定性能参数,用于表征使得所述光刻胶曝光后能够正常显影的所需的最小的曝光剂量。增大曝光剂量可以通过延长曝光时间或增强光源的光强实现。
需要指出的是,上述采用修正掩模版202以及设计掩模版201对产品晶圆102进行两次曝光的步骤顺序可以更换,并不影响最终形成的光刻胶图形。
如图11所示,对曝光后的光刻胶103进行显影,形成光刻胶图形。在经过上述两次曝光并进行显影后,所述芯片区域1以及芯片区域2内的光刻胶103因为在使用修正掩模版202的第一次曝光过程中感光,因此无法形成任何图形而被全部保留,其余区域内的光刻胶103图形则与设计掩模版201的图形相对应。即除了芯片区域1以及芯片区域2以外,设计掩模版201的器件图形将转移至光刻胶103上。
如图11所示,以图形化的光刻胶103为掩模对产品晶圆102进行刻蚀,将光刻胶103的图形转移至产品晶圆102上。其中芯片区域1以及芯片区域2的表面被光刻胶103完全覆盖,不能产生任何器件图形,也即该区域被屏蔽,不能形成半导体芯片。
需要另行指出的是,由于位于芯片区域1以及芯片区域2内的光刻胶103被完全曝光,而不能产生光刻胶图形。本实施例中,所述光刻胶103为负胶,因此在显影后依然覆于上述芯片区域1以及芯片区域2的表面,并在后续的刻蚀过程中对该区域下方的产品晶圆102起到屏蔽保护的作用。但如果所述光刻胶103为正胶,则经过显影后,所述芯片区域1以及芯片区域2内的光刻胶103将被完全去除,在后续刻蚀过程中,该区域内的产品晶圆102将受到刻蚀,并且可能对周围芯片区域的待刻蚀材料或光刻胶103的侧面造成侧向刻蚀,进而产生不良影响,因此本发明优选使用负胶。
综上所述,由于具有版图设计问题的芯片区域1以及芯片区域2被屏蔽,在经过两次曝光并显影后,该区域内不能形成光刻胶图形,因此也不存在图形坍塌等缺陷,进而上述缺陷不会扩散至周围芯片区域造成更大的损害。与现有技术相比,本发明能够将因版图设计问题造成光刻胶图形坍塌的损失降到最低。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种光刻方法,其特征在于,包括:
提供测试晶圆;使用设计掩模版对所述测试晶圆进行光刻工艺,在测试晶圆表面形成光刻胶图形;
检测所述光刻胶图形,查找发生图形坍塌的区域;
根据所述光刻胶图形的坍塌区域,制作修正掩模版,所述修正掩模版具有开口,所述开口与所述图形坍塌区域相对应;
提供产品晶圆;分别使用所述修正掩模版以及设计掩模版对产品晶圆进行曝光,在产品晶圆表面形成光刻胶图形,使在产品晶圆表面形成的光刻胶图形位于坍塌区域之外的区域。
2.根据权利要求1所述的光刻方法,其特征在于,所述开口与所述图形坍塌区域一致。
3.根据权利要求1所述的光刻方法,其特征在于,所述晶圆分为多个芯片区域,所述修正掩模版的开口与发生图形坍塌的芯片区域一致。
4.根据权利要求1所述的光刻方法,其特征在于,所述在产品晶圆表面形成光刻胶图形包括:
在所述产品晶圆表面旋涂光刻胶;
先使用修正掩模版对所述光刻胶进行曝光;
再使用设计掩模版对所述光刻胶进行曝光;
对所述光刻胶进行显影形成光刻胶图形。
5.根据权利要求1所述的光刻方法,其特征在于,所述在产品晶圆表面形成光刻胶图形包括:
在所述产品晶圆表面旋涂光刻胶;
先使用设计掩模版对所述光刻胶进行曝光;
再使用修正掩模版对所述光刻胶进行曝光;
对所述光刻胶进行显影形成光刻胶图形。
6.根据权利要求4或5所述的光刻方法,其特征在于,所述光刻胶为负胶。
7.根据权利要求4或5所述的光刻方法,其特征在于,所述采用修正掩模版进行曝光时,曝光剂量为所述光刻胶最小曝光剂量的两倍至四倍。
CN 201010612960 2010-12-29 2010-12-29 一种光刻方法 Active CN102540749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010612960 CN102540749B (zh) 2010-12-29 2010-12-29 一种光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010612960 CN102540749B (zh) 2010-12-29 2010-12-29 一种光刻方法

Publications (2)

Publication Number Publication Date
CN102540749A CN102540749A (zh) 2012-07-04
CN102540749B true CN102540749B (zh) 2013-11-06

Family

ID=46347919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010612960 Active CN102540749B (zh) 2010-12-29 2010-12-29 一种光刻方法

Country Status (1)

Country Link
CN (1) CN102540749B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103170906B (zh) * 2013-03-14 2016-08-10 上海华力微电子有限公司 检测研磨工艺负载效应的方法
CN104898370A (zh) * 2014-03-07 2015-09-09 中芯国际集成电路制造(上海)有限公司 具有缺陷图案的掩膜版的后处理方法及使用方法
CN104201145B (zh) * 2014-08-26 2017-10-24 武汉新芯集成电路制造有限公司 半导体生产中关键尺寸的控制方法
CN106455335A (zh) * 2016-11-21 2017-02-22 天津普林电路股份有限公司 一种航天航空用电路板生产时修补曝光固定点缺陷的方法
CN113130343B (zh) * 2021-06-17 2021-10-01 绍兴中芯集成电路制造股份有限公司 芯片间的导电桥及其制造方法、芯片测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1164049A (zh) * 1995-03-22 1997-11-05 现代电子产业株式会社 制造曝光掩模的方法
CN1632943A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 高精度模拟电路芯片制造方法
CN101154029A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 修复光掩模图案缺陷的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494748B2 (en) * 2004-11-03 2009-02-24 International Business Machines Corporation Method for correction of defects in lithography masks
JP2010079113A (ja) * 2008-09-28 2010-04-08 Hoya Corp フォトマスクの製造方法及びフォトマスク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1164049A (zh) * 1995-03-22 1997-11-05 现代电子产业株式会社 制造曝光掩模的方法
CN1632943A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 高精度模拟电路芯片制造方法
CN101154029A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 修复光掩模图案缺陷的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2010-79113A 2010.04.08

Also Published As

Publication number Publication date
CN102540749A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US9318444B2 (en) Structure designs and methods for integrated circuit alignment
US8786054B2 (en) Structure for integrated circuit alignment
CN102540749B (zh) 一种光刻方法
US9134627B2 (en) Multiple-patterning overlay decoupling method
KR20190013409A (ko) 다중-마스크 다중-노광 리소그래피 및 마스크들
JP3754378B2 (ja) 半導体集積回路装置の製造方法
Pang et al. Measurements and analysis of process variability in 90 nm CMOS
US11768443B2 (en) Method for manufacturing semiconductor structure
JP2009231766A (ja) マーク形成方法
US20080014511A1 (en) Photomask with overlay mark and method of fabricating semiconductor device
US20230367229A1 (en) Multiple-mask multiple-exposure lithography and masks
JP2013033870A (ja) 半導体デバイスおよびその製造方法
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
US20020081502A1 (en) Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device
US10573531B2 (en) Method of manufacturing semiconductor device
US8972912B1 (en) Structure for chip extension
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US7378289B1 (en) Method for forming photomask having test patterns in blading areas
CN104423143B (zh) 布局图形的检查方法
US6872509B2 (en) Apparatus and methods for photolithographic processing
US9397012B2 (en) Test pattern for feature cross-sectioning
US10102615B2 (en) Method and system for detecting hotspots in semiconductor wafer
JP2006319369A (ja) 半導体集積回路装置の製造方法
JP2006303541A (ja) 半導体集積回路装置の製造方法
JP4748337B2 (ja) 半導体回路のテスト用設計回路パタン

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121102

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant