CN1166050A - 半导体器件的金属层图案和形成这种金属层图案的方法 - Google Patents

半导体器件的金属层图案和形成这种金属层图案的方法 Download PDF

Info

Publication number
CN1166050A
CN1166050A CN97109704A CN97109704A CN1166050A CN 1166050 A CN1166050 A CN 1166050A CN 97109704 A CN97109704 A CN 97109704A CN 97109704 A CN97109704 A CN 97109704A CN 1166050 A CN1166050 A CN 1166050A
Authority
CN
China
Prior art keywords
line pattern
metal line
mentioned
semiconductor device
underlying metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97109704A
Other languages
English (en)
Other versions
CN1099696C (zh
Inventor
许然喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1166050A publication Critical patent/CN1166050A/zh
Application granted granted Critical
Publication of CN1099696C publication Critical patent/CN1099696C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种半导体器件的金属层图案，包括：在一绝缘层上的基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；和位于上述绝缘层上没有基础金属线图案的剩余区域上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案之间保持一个均匀的间距。本发明还公开了形成上述金属层图案的方法。通过引入虚设金属线图案，使得可在干腐蚀工艺时不会导致过蚀。

Description

半导体器件的金属层图案和形成 这种金属层图案的方法
本发明涉及一种半导体器件的金属层图案和形成这种金属层图案的方法，更具体地说，涉及一种半导体器件的金属层图案和形成光掩模以便对半导体器件的金属层构图的方法，它可以防止在金属层腐蚀过程中器件的性能被损坏。
一般地，使用等离子体的干腐蚀工艺是通过等离子体中离子的强反应特性来完成的，这些离子腔室的电极之间形成的电场加速，腔室中具有被腐蚀层。金属层由于加速的离子和金属层的原子的反应而被腐蚀。
使用等离子体的干腐蚀工艺对制造高密度半导体器件很有用，例如，1G的动态随机存取存贮器(DRAM)。所以，使用等离子体的干腐蚀工艺对制造高密度半导体器件时越来越重要。另外，使用等离子体的工艺也日益频繁地使用到腐蚀半导体器件的金属层。
在现有的金属层干腐蚀工艺中，金属层本身作为一个电极，让由等离子体引起的电流流过。
参考附图，图1A是现有半导体器件的截面简图。正如图1A所示，现有半导体器件包括：一个半导体基底1；一个栅氧化层2；一个场氧化层3；一个栅电极4；一个杂质区5；一个内绝缘层6和一个金属层7。值得注意的是杂质区5并不是栅电极4的晶体管的源/漏极区，并和金属层7形成电接触。
金属层7和杂质区5的电接触用于让上述电流通过，该电流是在干腐蚀工艺中由等离子体引入硅基底1的，以对金属层7构图。
图1B是用于成形现有半导体器件中金属层11的光掩模的平面图。如图1B所示，金属层11上图案在不同位置，它们之间的距离不同。
然而，由于间距的不同，上述现有半导体器件的金属层11会产生负载效应(loading effect)。负载效应会在不同的被腐蚀图案的位置上产生不同的腐蚀速率。所以，当腐蚀过程被控制在最低的腐蚀速率的情况下进行时，会产生过腐蚀图案，并且过腐蚀图案下面的栅氧化层会被恶化。而且，过腐蚀将会导致较大的由于等离子体而产生的电流，相应地，让电流流到基底1所需的接触区也将增大。
所以，本发明是在考虑了上述问题的基础上作出的，本发明的目的是提供一种半导体的金属层图案和用于形成光掩模以对半导体的金属层构图的方法，从而，在腐蚀过程中产生的等离子体电流较小，并且能防止半导体器件的性能被损坏。
根据本发明，提供了一种半导体器件，包括一个绝缘层上的基础金属线图案，上述半导体器件正确操作时需要上述基础金属线图案；和位于上述绝缘层上没有基础金属线的其它位置上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案保持均匀的间距。
另一方面，本发明还提供了一种用于形成光掩模以对半导体器件的金属层构图的方法，这种方法包括以下多步：设计基础金属线图案，上述半导体器件正确操作需要上述基础金属线图案；将上述基础金属线向外扩展一定的距离；将上述扩展的基础金属线图案反转，设计一个虚设金属线图案；和将上述基础金属线图案和上述虚设金属线图案结合起来，设计金属线图案。
另外，本发明提供了一种用于形成光掩模以对半导体器件的金属层构图的方法，该方法包括以下各步：设计基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；将上述基础金属线图案反转；通过将上述被反转的基础金属线图案向内收缩一定的距离设计虚设金属线图案；通过将上述基础金属线图案和上述虚设金属线图案结合起来，设计半导体器件的金属线图案。
参考附图，通过对本发明优选实施例的介绍，这些目的、特征及优点就会一目了然，这些附图包括：
图1A是现有半导体器件的截面简图；
图1B是对图1A所示中导体器件的金属层构图的现有光掩模的平面图；
图2A到2D是表示根据本发明形成对金属层构图的光掩模的方法的各步骤的平面图；
图3A到3D是表示根据本发明形成对金属层构图的光掩模的另一种方法的各步骤的平面图。
下面将参考图2A到2D来详细介绍本发明的一个优选实施例。
首先，参考图2A，基础金属线图案41是设计来使半导体器件正确操作，并且，基础金属线图案41足以保证器件正确操作。值得注意的是基础金属线图案41可以由现有的设计工具，如CAD(计算机辅助设计Computer-aideddesign)来设计。
接着，参考图2B，基础金属线图案41向外扩展一定距离。在优选实施例中，该扩展距离不长于基础金属线图案41之间的最小间隔。最好，扩展距离大约在0.2μm～1.0μm之间。如图2B所示，基础金属线图案41变成了扩展金属线图案42，间隔消失了，因为该间隔小于上面所提到的扩展距离的两倍。
下面，参考图2C，将扩展金属线图案43反转形成虚设金属线图案43。如图2C所示，虚设金属线图案43是原来图2B中所示的空白空间。
最后，参考图2D，通过将基础金属线图案41和虚设金属线图案43接合在一起设计一个光掩模的金属线图案。如图2D所示，图案41和43之间的间距在最终金属线图案的任何一点上是相同的。
现在，参考图3A到3D来介绍本发明的另一个优选实施例。
首先，参考图3A，正如图2A所示，基础金属线图案41是设计来使半导体器件正确操作。
接着，参考图3B，将基础金属线图案41反转形成一个反转金属线图案51。如图3B所示，反转金属线图案51是原来图3A中所示的空白间隔。
下面，参考图3C，反转金属线图案向内收缩一收缩距离。在优选实施例中，该收缩距离不长于金属线图案51的最小宽度。最好，该收缩距离在0.2μm到1μm之间。所以，图3C所示的虚设金属线图案52是由反转金属线图案51收缩而成，并且，设有小于上述收缩距离两倍的虚设金属线图案52。事实上，虚设金属线图案52和图2C中所示虚设金属线图案43是同一图案。
最后，参考图3D，通过将基础金属线图案41和空金属线图案52接合在一起设计成一个光掩模的金属线图案。如图3D所示，图案41和52之间的间隔在最终金属线图案的任何一点上是相同的。
如上面所述，根据本发明，可以使金属线图案间的间距均匀。另外，在金属层腐蚀过程中可以得到一个统一的腐蚀速率。所以可以有效地消除过腐蚀基底的腐蚀。并且，由于等离子体而引起的电流值也可以限制在一定范围内。
另外，值得注意的是，只要给出了基础线图案41，上面所述的设计过程也可以由计算机自动执行。
尽管为了说明的目的，已公开了本发明的优选实施例，但本发明还包括在不背离后附权利要求书中所述的发明范畴和实质的前提下，对本发明进行的任何可能的修改、增补和替代。

Claims (7)

1.一种半导体器件的金属层图案，包括：
在一绝缘层上的基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；和
位于上述绝缘层上没有基础金属线图案的剩余区域上的虚设金属线图案，其中，上述基础金属线图案和上述虚设金属线图案之间保持一个均匀的间距。
2.一种形成光掩模以对半导体器件的金属层构图的方法，上述方法包括以下各步骤：
设计一个基础金属线图案，上述半导体的正确操作需要上述基础金属线图案；
将上述基础金属线图案向外扩展一扩展距离；
通过将扩展的基础金属线图案反转设计虚设金属线图案；和
将上述基础金属线图案和上述虚设金属线图案结合起来，设计上述半导体器件的金属线图案。
3.如权利要求2所述的方法，其中，所述扩展距离不长于上述基础金属线图案间的最小间距。
4.如权利要求3所述的方法，其中，上述扩展距离在0.2μm到0.1μm之间。
5.一种形成光掩模以对半导体器件上的金属层构图的方法，上述方法包括以下各步骤：
设计基础金属线图案，上述半导体器件的正确操作需要上述基础金属线图案；
将上述基础金属线图案反转；
通过将上述反转的基础金属线图案向内收缩一收缩距离，设计虚设金属线图案；
将上述基础金属线图案和上述虚设金属线图案结合起来，设计上述半导体器件的金属线图案。
6.如权利要求5所述的方法，其中，所述收缩距离不长于上述被反转的基础金属线图案的最小宽度。
7.如权利要求6所述的方法，其中，上述收缩距离大约在0.2μm到1.0μm之间。
CN97109704A 1996-04-26 1997-04-26 半导体器件的金属层图案和形成这种金属层图案的方法 Expired - Fee Related CN1099696C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR13191/96 1996-04-26
KR1019960013191A KR100190365B1 (ko) 1996-04-26 1996-04-26 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법
KR13191/1996 1996-04-26

Publications (2)

Publication Number Publication Date
CN1166050A true CN1166050A (zh) 1997-11-26
CN1099696C CN1099696C (zh) 2003-01-22

Family

ID=19456895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97109704A Expired - Fee Related CN1099696C (zh) 1996-04-26 1997-04-26 半导体器件的金属层图案和形成这种金属层图案的方法

Country Status (5)

Country Link
US (1) US5926733A (zh)
JP (1) JPH1056015A (zh)
KR (1) KR100190365B1 (zh)
CN (1) CN1099696C (zh)
TW (1) TW358986B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103170906A (zh) * 2013-03-14 2013-06-26 上海华力微电子有限公司 检测研磨工艺负载效应的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001713B2 (en) * 1998-04-18 2006-02-21 United Microelectronics, Corp. Method of forming partial reverse active mask
TW392292B (en) * 1998-08-11 2000-06-01 United Microelectronics Corp Method for improving trench polishing
JP2001168098A (ja) * 1999-12-10 2001-06-22 Seiko Epson Corp 半導体装置及びパターンデータ作成方法
US6777813B2 (en) * 2001-10-24 2004-08-17 Micron Technology, Inc. Fill pattern generation for spin-on-glass and related self-planarization deposition
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP2004354605A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体設計レイアウトパタン生成方法および図形パタン生成装置
US7235424B2 (en) * 2005-07-14 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for enhanced CMP planarization using surrounded dummy design
CN101341595A (zh) * 2005-12-14 2009-01-07 飞思卡尔半导体公司 形成具有伪特征的半导体器件的方法
US7765235B2 (en) * 2005-12-29 2010-07-27 Rovi Guides, Inc. Systems and methods for resolving conflicts and managing system resources in multimedia delivery systems
US7934173B2 (en) * 2008-01-14 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse dummy insertion algorithm

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295443A (ja) * 1987-12-28 1989-11-29 Mitsubishi Electric Corp 微細パターン形成方法
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
JP2695821B2 (ja) * 1988-03-22 1998-01-14 株式会社東芝 半導体集積回路装置
JPH04307958A (ja) * 1991-04-05 1992-10-30 Hitachi Ltd 半導体集積回路装置の製造方法
KR930008894B1 (ko) * 1991-09-19 1993-09-16 삼성전자 주식회사 반도체장치의 금속배선구조
JPH06216249A (ja) * 1993-01-13 1994-08-05 Nec Ic Microcomput Syst Ltd Ｉｃチップ自動レイアウト設計システム
US5494853A (en) * 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103170906A (zh) * 2013-03-14 2013-06-26 上海华力微电子有限公司 检测研磨工艺负载效应的方法
CN103170906B (zh) * 2013-03-14 2016-08-10 上海华力微电子有限公司 检测研磨工艺负载效应的方法

Also Published As

Publication number Publication date
CN1099696C (zh) 2003-01-22
US5926733A (en) 1999-07-20
JPH1056015A (ja) 1998-02-24
TW358986B (en) 1999-05-21
KR100190365B1 (ko) 1999-06-01
KR970072099A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
CN1099696C (zh) 半导体器件的金属层图案和形成这种金属层图案的方法
CN1259759A (zh) 改进的接触和深沟槽构图
KR950004516A (ko) 반도체 기억장치의 제조방법
CN1171287C (zh) 在半导体衬底上开孔、制作深沟槽和开接触孔的方法
CN1228608A (zh) 用于腐蚀的保护单元
CN1097302C (zh) 形成半导体器件中芯柱的方法
US6365464B1 (en) Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
CN1051401C (zh) 一种形成薄和厚金属层的方法
CN1286178C (zh) 存储器件的结构及其制造方法
CN100435293C (zh) 开口的形成方法以及接触窗的形成方法
CN1074857C (zh) 用于形成半导体器件金属布线的方法
CN1512544A (zh) 能防止图案崩坏的半导体装置
KR940001155B1 (ko) 다면구조 금속배선 형성방법
CN1299352C (zh) 制造动态随机存取存储器单元电容器的方法
CN1169206C (zh) 动态随机存储器电容器的制造方法
KR0167289B1 (ko) 건식각 공정의 이물질 감소방법
KR980011905A (ko) 반도체 장치의 게이트 형성방법
KR19980048950A (ko) 반도체 장치의 콘택홀 형성 방법
KR100245306B1 (ko) 반도체 소자의 금속배선 형성방법
CN1175493C (zh) 具有金属硅化物隔离的存储阵列
CN1235369A (zh) 形成多个不同深度接触窗的方法
CN1099132C (zh) 形成半导体器件的隔离层的方法
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
CN1148800C (zh) 存储器的电容器下电极的制造方法
KR100462761B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1040465

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030122