KR0167289B1 - 건식각 공정의 이물질 감소방법 - Google Patents

건식각 공정의 이물질 감소방법 Download PDF

Info

Publication number
KR0167289B1
KR0167289B1 KR1019950049981A KR19950049981A KR0167289B1 KR 0167289 B1 KR0167289 B1 KR 0167289B1 KR 1019950049981 A KR1019950049981 A KR 1019950049981A KR 19950049981 A KR19950049981 A KR 19950049981A KR 0167289 B1 KR0167289 B1 KR 0167289B1
Authority
KR
South Korea
Prior art keywords
etch
plasma
dry etching
cvd
barrier metal
Prior art date
Application number
KR1019950049981A
Other languages
English (en)
Other versions
KR970052762A (ko
Inventor
최상준
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950049981A priority Critical patent/KR0167289B1/ko
Publication of KR970052762A publication Critical patent/KR970052762A/ko
Application granted granted Critical
Publication of KR0167289B1 publication Critical patent/KR0167289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 의한 건식각 공정의 이물질 감소방법은, 하이 애스팩트래이쇼 컨택을 형성하는 공정과, W과 Si 간을 접촉을 막기 위한 베리어 메탈을 증착하는 공정과, CVD W 증착하는 공정과, SF6및 N2반응가스의 CVD W 에치-백 공정과, Cl2, 및 N2반응가스의 베리어 메탈 에치-백 공정과, 반응가스를 계속 흘려주어 플라즈마를 유지시키는 플라즈마 램핑다운 공정이 순차적으로 진행되며, 상기 플라즈마 램핑다운 공정의 RF 입력전압은 실제 에치-백 공정의 약 20% 이하가 되도록 하고, 또한 상기 플라즈마 램핑다운 공정시 반응가스는 SF6, Cl2, N2중 어느 하나를 사용하거나, 둘이상의 가스를 혼합하여 사용함으로써, 텅스텐 에치 백(W Etch-Back)공정에서 이물질을 감소하여 공정 및 소자의 안정성, 신뢰성 향상에 유리하며 장비의 유지관리에도 도움이 되도록 하였다.

Description

건식각 공정의 이물질 감소방법
제1도는 일반적인 W 에치-백 공정시 발생한 이물질의 성분분석을 나타내는 그래프 및 그 성분원소를 나타내는 주기율표.
제2도는 일반적인 W 에치-백 공정시 발생한 이물질을 나타내는 확대현미경사진.
제3도는 본 발명에 의한 건식각 공정의 이물질 감소방법에 따라 이물질 감소효과가 있는 공정조건을 나타낸 자료도.
제4도는 본 발명에 의한 건식각 공정의 이물질 감소방법을 이용하여 에치-백 이물질 감소결과를 나타낸 막대그래프.
본 발명은 건식각 공정의 이물질 감소방법에 관한 것으로, 특히 텅스텐 에치-백(W Etch-Back)공정에서 이물질을 감소함으로 공정 및 소자의 안정성, 신뢰성 향상에 유리하며 장비의 유지관리에도 도움이 되도록 한 건식각 공정의 이물질 감소방법에 관한 것이다.
종래의 기술을 살펴보면 다음과 같다.
디램(DRAM)제조 기술에서 점점 고집적화되고 하이 애스펙트 래이쇼(high aspect ratio)를 갖는 소자의 개발이 요구되고 있지만, 현단계에서 배선공정기술의 경우 이러한 하이 애스팩트 래이쇼의 구조에서 알루미늄(Al)을 이용한 배선기술만으로는 한계를 갖는다. 따라서 디프 컨택(deep contact)이 요구되는 배선 공정의 경우 텅스텐 화학기상증착(Chemical Vaper Deposition 이하, CVD 라고함)을 이용한 증착후 에치-백 하는 기술을 이용하여 그 한계를 극복하고 있으며, 이러한 W 에치-백 공정은 16 MD 2세대 이후의 소자에서 매우 유용하게 그리고 필수적으로 쓰이고 있다. 그러나 W의 경우 W가 고융점 금속이기 때문에 경도가 높고 식각이 잘되지 않는 어려움이 있으며 따라서, 제1도 및 제2도에 도시한 바와 같이, 식각시에 이물질의 발생이 크게 문제가 되고 있다.
참고로 제1도는 일반적인 W 에치-백 공정시 발생한 이물질의 성분분석을 나타내는 그래프 및 그 성분원소를 나타내는 주기율표이고, 제2도는 일반적인 W 에치-백 공정시 발생한 이물질을 나타내는 확대 현미경사진이다.
W를 CVD 방법으로 증착할 경우 컨택의 하부에서 W와 서브스트레이트(substrate) 규소가 접촉을 하게 되고 이후의 열공정을 거치는 동안 텅스텐(W)과 규소(Si)가 서로 반응하여 WSix를 형성하면서 쇌로우 정션(Shallow junction) 파괴 현상이 나타나게 된다. 따라서, W과 Si간의 접촉을 막을 베리어 메탈의 증착이 요구되며 CVD W의 증착의 경우 컨택 형성후 베리어 메탈증착, W 증착의 순서로 진행된다. 그러므로 에치-백의 경우 CVD W의 에치-백, 베리어 메탈의 에치-백 순서로 진행되게 되며 이때 각각 사용하는 반응가스가 다르기 때문에 2 스텝으로 진행하게 된다.
종래의 기술을 다시한번 정리하면,. 하이애스팩트 래이쇼 혹은 컨택을 형성하는 공정과, 베리어 메탈을 증착하는 공정과, CVD W 증착공정과, SF6및 N2반응가스의 CVD W 에치-백 공정과, Cl2, N2반응가스의 베리어 메탈 에치-백 공정의 순으로 진행한다.
그러나, 이러한 종래의 기술에서는 앞서 언급했듯이 W는 고융점 금속이기 때문에 경도가 크고 식각이 잘되지 않으며 따라서 에치-백 공정중에 W으로 구성된 이물질의 발생이 크게 발생하며 이는 공정의 안정성과 소자의 신뢰성, 장비의 유지관리에 심각한 문제를 일으킨다. 이러한 문제를 해결하기 위해서 장비의 제조업체에서는 이물질의 발생을 최소화할 수 있도록 장비를 제작하고 있으나 완전하게 해결하지 못하고 있는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, W Etch-Back 공정에서 이물질을 감소함으로 공정 및 소자의 안정성, 신뢰성 향상에 유리하며 장비의 유지관리에도 도움이 되도록 한 건식각 공정의 이물질 감소방법을 제공함에 있다.
이러한, 본 발명의 목적은 텅스텐(W)의 에치-백 고정이 완료된후에 플라즈마의 램핑다운법을 사용하여 이물질의 발생을 줄이므로 달성된다.
이하, 본 발명에 의한 건식각 공정의 이물질 감소방법을 첨부도면을 참조로 설명하면 다음과 같다.
제3도는 본 발명에 의한 건식각 공정의 이물질 감소방법에 따라 이물질 감소효과가 있는 공정조건을 나타낸 자료도이고, 제4도는 본 발명에 의한 건식각 공정의 이물질 감소방법을 이용하여 에치-백 이물질 감소결과를 나타낸 막대그래프를 각각 보인 것이다.
본 발명에 의한 건식각 공정의 이물질 감소방법은 W 에치-백 공정시에 발생하는 이물질의 성분이 주로 W과 TiN으로 이루어져 있다는 데에 착안하였다. 건식각공정의 경우 반응대상물 반응가스와 반응시켜서 증기압이 높은 부산물을 형성하여 휘발시키는 것이 그 원리이다. 따라서 W과 TiN 즉 반응대상물이 커다란 크기를 가지고 존재하는 것이 매우 어려우며, 이러한 현상은 반응대상물이 플라즈마의 스퍼터링(sputtering)에 의하여 표면으로 부터 분리되고, 이러한 이물질들이 플라즈마 내에서 전자의 충돌등에 의하여 표면에 전하를 띠면서 콜로이드 상으로 부유하고 있다가 에치-백이 모두 끝나고 플라즈마가 꺼지면 전하를 잃어버리면서 더 이상 콜로이드 상태를 유지하지 못하고, 일부는 펌핑되고 일부는 웨이퍼의 표면으로 떨어지기 때문에 발생하는 것으로 추정한다. 따라서, 본 발명에서는 에치-백 공정이 모두 끝난 후에도 플라즈마를 끄지 말고 단지 파워만을 낮추어서 식각공정은 더 이상 진행되지 않고 플라즈마만 켜진 상태로 유지시켜 놓아서, 플라즈마내에 사전에 존재했던 W 이물질이 계속 콜로이드 상태로 부유하도록 한 다음 계속 펌핑하여 부유중인 W 이물질을 펌핑해서 이물질의 펌핑을 줄이도록 하였다. 이때 플라즈마를 유지시키기 위해서는 반응가스를 계속 흘려주어야 하며 따라서 TiN 식각시에 사용된 반응가스인 Cl2, N2또는 N2만을 흘려주도록 했으며 이러한 플라즈마의 램핑 다운(ramping down) 방법이 이물질의 감소에 효과가 있음을 첨부한 데이타 및 도표를 통해 알수 있다.
본 발명에 의한 건식각 공정의 이물질 감소방법을 다시 한번 정리하면, 하이 애스팩트 래이쇼 컨택을 형성하는 공정과, W과 Si 간을 접촉을 막기 위한 베리어 메탈을 증착하는 공정과, CVD W 증착하는 공정과, SF6및 N2반응가스의 CVD W 에치-백 공정과, Cl2및 N2반응가스의 베리어 메탈 에치-백 공정과, 반응가스를 계속 흘려주어 플라즈마를 유지시키는 플라즈마 램핑다운 공정이 순차적으로 진행되며, 상기 플라즈마 램핑다운 공정의 RF 입력전압은 실제 에치-백 공정의 약 20% 이하가 되도록 하고, 또한 상기 플라즈마 램핑다운 공정시 반응가스는 SF6, Cl2, N2중 어느 하나를 사용하거나, 둘이상의 가스를 혼합하여 사용한 것을 특징으로 하게 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 건식각 공정의 이물질 감소방법은 하이 애스팩트 래이쇼 컨택을 형성하는 공정과, W과 Si 간을 접촉을 막기 위한 베리어 메탈을 증착하는 공정과, CVD W 증착하는 공정과, SF6및 N2반응가스의 CVD W 에치-백 공정과, Cl2, 및 N2반응가스의 베리어 메탈 에치-백 공정과, 반응가스를 계속 흘려주어 플라즈마를 유지시키는 플라즈마 램핑다운 공정이 순차적으로 진행됨으로써, 텅스텐 에치 백(W Etch-Back)공정에서 이물질을 감소하여, 공정 및 소자의 안정성, 신뢰성 향상에 유리하며 장비의 유지관리에도 도움이 되도록 한 효과가 있다.

Claims (3)

  1. 하이 애스팩트 래이쇼 컨택을 형성하는 공정과, W과 Si간을 접촉을 막기 위한 베리어 메탈을 증착하는 공정과, CVD W을 증착하는 공정과, SF6및 N2반응가스의 CVD W을 에치-백하는 공정과, Cl2및 N2반응가스의 베리어 메탈 에치-백하는 공정과, 반응가스를 계속 흘려주어 플라즈마를 유지시키는 플라즈마 램핑다운 공정이 순차적으로 진행됨을 특징으로 하는 건식각 공정의 이물질 감소방법.
  2. 제1항에 있어서, 상기 플라즈마 램핑다운 공정의 RF 입력전압은 실제 에치-백 공정의 20% 이하인 것을 특징으로 하는 건식각 공정의 이물질 감소방법.
  3. 제1항에 있어서, 상기 플라즈마 램핑다운 공정시 반응가스는 SF6, Cl2, N2중 어느 하나를 사용하거나, 둘이상의 가스를 혼합하여 사용한 것을 특징으로 하는 건식각 공정의 이물질 감소방법.
KR1019950049981A 1995-12-14 1995-12-14 건식각 공정의 이물질 감소방법 KR0167289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049981A KR0167289B1 (ko) 1995-12-14 1995-12-14 건식각 공정의 이물질 감소방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049981A KR0167289B1 (ko) 1995-12-14 1995-12-14 건식각 공정의 이물질 감소방법

Publications (2)

Publication Number Publication Date
KR970052762A KR970052762A (ko) 1997-07-29
KR0167289B1 true KR0167289B1 (ko) 1999-02-01

Family

ID=19440139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049981A KR0167289B1 (ko) 1995-12-14 1995-12-14 건식각 공정의 이물질 감소방법

Country Status (1)

Country Link
KR (1) KR0167289B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083396A (ko) * 2000-02-12 2001-09-01 윤종용 에치-백을 이용한 반도체 소자의 콘택 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083396A (ko) * 2000-02-12 2001-09-01 윤종용 에치-백을 이용한 반도체 소자의 콘택 형성 방법

Also Published As

Publication number Publication date
KR970052762A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0391562B1 (en) Semiconductor devices incorporating a tungsten contact and fabrication thereof
US4470189A (en) Process for making polycide structures
US5491100A (en) Method for manufacturing a semiconductor device having a contact window structure
US5405491A (en) Plasma etching process
US4957590A (en) Method for forming local interconnects using selective anisotropy
US6287964B1 (en) Method for forming a metallization layer of a semiconductor device
US6277758B1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
US6645852B1 (en) Process for fabricating a semiconductor device having recess portion
US4980020A (en) Local interconnect etch technique
KR20040079173A (ko) 반도체 소자의 비트라인 형성 방법
JP3348553B2 (ja) 接続孔の形成方法
EP0437371A2 (en) Method of manufacturing semiconductor device
KR100376937B1 (ko) 언더컷이 없는 전도선 식각방법
US5462890A (en) Method for making a tungsten plug of a semiconductor device
US6355553B1 (en) Method of forming a metal plug in a contact hole
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
KR0167289B1 (ko) 건식각 공정의 이물질 감소방법
CN101231968A (zh) 镶嵌内连线结构与双镶嵌工艺
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6774029B2 (en) Method for forming a conductive film and a conductive pattern of a semiconductor device
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100680944B1 (ko) 반도체 소자의 제조방법
JPH079893B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee