CN1228608A - 用于腐蚀的保护单元 - Google Patents
用于腐蚀的保护单元 Download PDFInfo
- Publication number
- CN1228608A CN1228608A CN99103644A CN99103644A CN1228608A CN 1228608 A CN1228608 A CN 1228608A CN 99103644 A CN99103644 A CN 99103644A CN 99103644 A CN99103644 A CN 99103644A CN 1228608 A CN1228608 A CN 1228608A
- Authority
- CN
- China
- Prior art keywords
- protected location
- area
- corrosion
- basically
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000005260 corrosion Methods 0.000 claims description 43
- 230000007797 corrosion Effects 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 208000005189 Embolism Diseases 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000011859 microparticle Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010034719 Personality change Diseases 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 208000015181 infectious disease Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种保护与要腐蚀的第一区域邻近的相邻区域的方法和装置,该方法包括形成基本上环绕第一区域的保护单元,但把相邻区域排除在外。保护单元由对随后在第一区域内腐蚀使用的腐蚀工艺基本上有选择腐蚀性的材料形成。形成保护单元之后,在第一区域内进行腐蚀,同时保护单元可防止在保护单元外进行相邻的腐蚀。
Description
本发明涉及半导体器件的制造。具体地，本发明涉及能有利地将一个半导体器件的结构与另一个相邻结构分离并保护的保护单元的制备。
正如本领域所公知的，在半导体器件的制造中要使用各种工艺。由于使用的方法的本性，某些工艺会对制造的特定区域外产生无意/不希望的影响。例如，一些制造工艺使用了一种各向同性腐蚀工艺。本领域都公知，各向同性腐蚀工艺可在所有的方向除去材料。此外，很难控制这种各向同性腐蚀工艺的腐蚀深度。由此，腐蚀可能在一个方向的延伸或延伸深度超出了器件用各向同性腐蚀成形时需要的或有用的深度。
在微腔群的制备中发现了这种工艺的一个例子。微腔群及其制备在本领域已公知。它们与如电可熔断的熔丝之半导体装置结合形成。在一般的电可熔断熔丝中，熔丝部分通常由当流过一超过预定阈值的电流时状态由导电变为不导电的材料形成。所述装态改变有时产生微粒材料。因此，熔丝部分通常设置在绝缘微腔内，即介质层内密封的空心室内。由此，当熔丝部分熔断时，形成的任何微粒材料就保存在微腔内，由此最小化或基本上消除了IC表面的微粒污染的可能性。这种微腔自身通常由多步骤工艺形成。
为便于讨论，图1A到1C示出了在电可熔断熔丝情况下形成微腔之现有技术的工艺。首先参考图1A，示出的熔丝部分102设置在衬底104上。熔丝部分102通常包括由如掺杂的多晶硅或金属之合适的熔丝材料制成的导体。有时熔丝部分也帽盖有氮化硅层103。在熔丝部分102上淀积另一氧化层106。然后在氧化层106上淀积氮化硅层108。
在氮化硅层108上淀积并构图(pattern)光刻胶层110形成开口112。然后使用构图的光刻胶掩模110腐蚀穿过氮化硅层108，露出熔丝部分102上的部分氧化层106。虽然这里显示的是构图的光刻胶掩模，但也可以使用其他的方法腐蚀穿过氮化硅层108露出部分氧化层106。在氮化硅层108内形成开口之后，随后进行各向同性腐蚀产生微腔。微腔的腐蚀优选使用一种对熔丝部分102的衬里材料和氮化硅层108都有选择性的腐蚀工艺。显然对于该工艺，在各向同性腐蚀期间，氮化硅层108起硬掩模的作用。
在图1B中，穿过氮化硅层108内的开口已各向同性地腐蚀出氧化层106的微腔114。形成微腔114之后，用栓塞材料116密封氮化硅层108中的开口，而微腔114保留空心，由此密封了微腔114内的熔丝部分102。
由于工艺的各向同性性质，很难控制腐蚀到氧化层106内的程度。由此，如果不采取确保的步骤，那么靠近熔丝的结构118将受腐蚀影响，如图1C所示，可能导致相邻的结构被损坏或无法工作。为避免这种损坏，工艺可以包括精确地定时和中止腐蚀时间(周期、过程)。这就要求紧密监视腐蚀工艺，并且易于出错。此外，相邻的结构通常要距熔丝一段足以避免腐蚀时影响这些结构的距离。在其它因素中，由腐蚀工艺和要腐蚀的材料的特性相互作用，例如腐蚀速率确定该距离。考虑到工艺的不可预料性和努力控制工艺中可能出现的错误，使用的间距必须足够大。这种保守的间距要求有效地限制了可以包含在IC上的器件数量。
鉴于以上问题，需要一种在集成电路中形成微腔的改进方法，它能有利地减小微腔内的半导体器件和相邻器件之间要求的距离，以便制备更高密度的IC。
在一个实施例中，本发明涉及一种在衬底上保护与要腐蚀的第一区域邻近的相邻区域的方法。该方法包括形成基本上环绕第一区域的阱，相邻区域设置在阱外。方法还包括用对随后用于腐蚀第一区域的腐蚀基本上有选择性的材料填充阱，由此形成保护单元。还包括随后在第一区域内进行腐蚀，保护单元可以防止在保护单元外部腐蚀相邻区域的腐蚀。
在另一实施例中，本发明涉及一种防止第一区域的相邻区域被腐蚀第一区域的腐蚀无意地腐蚀的装置。该装置包括一基本上环绕第一区域的保护单元。保护单元由对腐蚀基本上有选择性的保护单元材料形成，由此防止在保护单元包围的第一区域外的腐蚀。
在再一实施例中，本发明涉及一种方法其用于在衬底上保护第一区域不受与第一区域邻近的相邻区域进行的腐蚀工艺之影响。该方法包括形成一基本上环绕第一区域的阱，相邻区域设置在阱外。方法还包括用对随后用于腐蚀相邻区域的腐蚀基本上有选择性的材料填充阱，由此形成保护单元。还包括随后在相邻区域内进行腐蚀，保护单元可以防止腐蚀保护单元内第一区域的腐蚀。
下面在本发明详细的说明中结合附图更详细地介绍本发明的这些和其它特点。
通过结合附图的详细介绍，本发明将更容易理解，其中类似的参考数字代表类似的结构元件，其中：
图1A为根据现有技术形成微腔之前制造工艺中熔丝的剖面图。
图1B为根据现有技术形成微腔之后图1A的熔丝剖面图。
图1C为形成‘包括如果未被保护而可能被损伤的相邻结构的’微腔之后图1A的熔丝剖面图。
图2为根据本发明的一个实施例制造工艺中熔丝的部分剖面图。
图3为根据本发明的一个实施例以氧化层覆盖熔丝部分的图2的熔丝剖面图。
图4为根据本发明的一个实施例保护单元阱形成在氧化层内的图3的熔丝部分剖面图。
图5为根据本发明的一个实施例保护单元阱被填充的图4的熔丝部分剖面图。
图6为根据本发明的一个实施例以硬掩膜覆盖氧化层和保护单元的图5的熔丝部分剖面图。
图7A为根据本发明的一个实施例带有进入孔以便各向同性腐蚀的图6的熔丝剖面图。
图7B为根据本发明的一个实施例具有微腔的图7A的熔丝剖面图。
图7C为根据本发明的一个实施例进入孔被填充的图7B的熔丝剖面图。
图7D为根据本发明的一个实施例保护单元结构的另一实施例的剖面图。
图8A为根据本发明的一个实施例通过沿图7C中线B-B’表示的平面的图7C之熔丝剖面图。
图8B为根据本发明的一个实施例通过沿图7D中线B-B’表示平面的图7D之保护单元自顶向下的剖视图。
图8B为根据本发明的一个实施例图7C的熔丝透视图。
图9为根据本发明的一个实施例熔丝形成方法的流程图。
下面参考显示在附图中的几个示例性实施例详细地介绍本发明。在下面的说明中，为了充分理解本发明列出了大量的具体细节。然而，对于本领域的技术人员来说很显然可以不采用某些或全部这些具体细节也可以实施本发明。此外，为了不必要地混淆本发明，没有详细地介绍公知的工艺步骤。
根据本发明的一个实施例，提供一种在集成电路中形成微腔的改进方法。集成电路(IC)可以是例如随机存取存储器(RAM)、动态随机存取存储器(DRAM)、或同步DRAM(SDRAM)等的存储器IC。集成电路还包括如特殊应用的IC(ASIC)、合并DRAM逻辑电路(嵌入的DRAM)等的其它类型电路、或任何其它的逻辑电路。通常，大量的集成电路平行地形成在晶片上。完成处理之后，晶片被切割，将集成电路分离成分立的芯片。然后封装芯片，产生最终产品用于例如计算机系统、移动电话、个人数字辅助器(PDA)等的消耗产品和其它电子产品。
本发明的一个实施例有利地提供了一种腐蚀微腔之前的保护单元。保护单元限制了腐蚀形成微腔的区域，使相邻结构更密集地排列，同时没有相邻结构受微腔腐蚀过程损坏的危险。以这种方式，可以形成更高密度及由此更多器件的集成电路。
为了方便讨论本发明的特点和优点，图2示出了形成在集成电路的衬底上的熔丝部分202的剖面图。虽然在该图和以后的图中示出了半导体熔丝，但应该理解本发明可以与任何类型的器件结合使用。衬底204或部分衬底可以由集成电路的制造中使用的各种材料形成，例如硅或上覆有氧化层的硅。类似地，熔丝部分202可以由本领域中公知的任何合适的熔丝材料形成，例如多晶硅、硅化钨、铜、或钨。图3示出了熔丝部分202和衬底204上的介质层302的形成。介质层302可以由任何合适的介质材料形成，例如氧化物、氧化物和磷硅玻璃的组合物、或原硅酸四乙酯(TEOS)。
如图4所示，根据本发明的一个实施例，在介质层302内环绕熔丝部分202形成阱402。可以通过如各向异性干腐蚀等本领域技术人员公知的任何合适的工艺形成阱402。此外，阱402优选从介质层302的表面延伸到衬底204的表面。如参考图8将更详细介绍的，在最靠近熔丝部分202(未示出)的阱402的区域内，阱402优选从介质层302的表面延伸到从熔丝部分202延伸出的栅的表面(未示出)。此外，阱402位于距熔丝部分202一段距离处。通过微腔的需要尺寸和IC的密度要求可部分地确定熔丝部分202和阱402之间的距离。例如，阱和熔丝部分202的侧面之间的距离可以小于2微米。形成阱402之后，填充阱402以形成保护单元502。如图5所示，保护单元502可以用对随后形成环绕熔丝部分202的微腔使用的腐蚀基本上有选择性的任何合适的材料形成。即，保护单元502的材料优选在随后形成微腔使用的腐蚀工艺期间保护单元502的厚度没有被腐蚀穿透的材料。合适材料的选择部分取决于随后微腔腐蚀工艺的性质以及保护单元层的厚度(部分取决于使用的设计规则)。注意不需要在所述随后的腐蚀工艺中保护单元502的材料绝对没有被腐蚀。例如，可以使用如氮化物、钨、或多晶硅等的材料作为保护单元502。
图6示出了形成覆盖介质层302和保护单元502的帽盖层602的工艺。层602可以由对随后形成环绕熔丝部分202的微腔使用的腐蚀工艺基本上有选择性的任何合适的材料形成。即，帽盖层602的材料优选在随后形成微腔使用的腐蚀工艺期间帽盖层602的材料没有被腐蚀穿透的材料。合适材料的选择部分取决于随后微腔腐蚀工艺的性质以及帽盖层602的厚度(部分取决于使用的设计规则)。注意不需要在所述随后的腐蚀工艺中帽盖层602的材料绝对没有被腐蚀。例如，可以使用如氮化物、钨、或多晶硅等的材料作为帽盖层602。
如图7A所示，进入孔702形成在保护单元502的边界内的层602中。通过本领域技术人员公知的任何合适的方法，例如将掩模涂敷在层602上并使用该掩模进行湿或干腐蚀，穿过层602形成进入孔702。图7B示出了进行各向同性腐蚀穿过进入孔702在保护单元502和熔丝部分202周围形成微腔704所得的结构。形成微腔704使用的腐蚀工艺可以为对形成衬底204、熔丝部分202、保护单元502和层602使用的材料有选择性的各向同性腐蚀。例如假设分别使用SiO2、氮化硅、多晶硅和钨用作以上部件，那么可以使用缓冲的HF形式的各向同性或湿腐蚀。虽然图7B示出了保护单元502的边界内层302的所有材料都被除去，但应该理解不除去保护单元502内的所有材料也可以形成熔丝。然而，保护单元502的存在防止了保护单元502外材料，包括介质材料302的腐蚀。如图7C所示，可使用栓塞材料706填充进入孔702来密封微腔704。也可以使用本领域技术人员已公知的任何工艺和材料塞住进入孔702，并且基本上没有延伸到微腔704内。例如，可以通过等离子体的TEOS淀积工艺塞住进入孔702。
沿图7C的线B-B’截取的截面的俯视图，图8A进一步示出了图7C所示的本发明的实施例。相应地，图7A到7C为沿图8A中显示的线C-C’截取的截面的前视图。如图8A所示，保护单元502基本上环绕为栅802一部分的熔丝部分202。由此，保护单元502形成环绕熔丝部分202的微腔704和介质层302其余部分之间的实体边界。
参考图8B可以进一步理解保护单元502基本上环绕熔丝部分202的方式。图8B示出了保护单元502、包括熔丝部分202的栅802、和覆盖衬底204的微腔704。其余的介质层302(未显示)位于保护单元502外部，而其它层(未显示)位于每个以上提到的部件上面。由于熔丝部分202为栅802的一部分，因此仅有环绕熔丝部分202的微腔704是需要的，栅802延伸超出熔丝部分202，实质上穿过保护单元502。由此，在阱402的形成中，基本上在栅802延伸穿过保护单元502的那些区域内，对栅802的表面进行腐蚀。形成保护单元502的一个结果是熔丝部分202基本上被微腔704环绕，微腔704基本上物理地与其余的介质层302隔离。因此，根据需要相邻的器件可以靠近保护单元502设置，且没有对相邻的器件造成损伤的危险，并且不需要高度监视微腔的腐蚀工艺。由此，可以更密集地排列IC上的器件。
在另一实施例中，对形成微腔704使用的各向同性腐蚀工艺没有选择性的材料设置在熔丝部分202和衬底204之间。图7D示出了在介质材料302的淀积之前，在衬底204内形成凹坑或槽750的实施例。在所述实施例中，介质材料302安置在熔丝部分202的上面和下面。在各向同性腐蚀工艺期间，从熔丝部分202的上面和下面除去所述介质材料，由此不仅在熔丝部分的上面而且在熔丝部分自身的下面形成空腔或空隙。图8B为完成各向同性腐蚀之后所述实施例的俯视图。当然，应该明白如果需要可以通过仅在熔丝部分202的下面淀积要腐蚀的介质材料，可以仅在熔丝部分202的下面形成空腔。同样应该明白通过仅在需要形成空腔的区域内淀积介质材料，可以仅在熔丝部分202的一面或两面(在熔丝部分的上面和/或下面有或没有空腔)形成空腔。此外，同样应该强调的是虽然为了便于讨论示出了熔丝部分202，但本发明的保护单元可以保护任何结构。
根据本发明的实施例形成熔丝的工艺900示出在图9的流程图中。在步骤902中，熔丝部分设置在衬底上，并且氧化层覆盖熔丝部分和衬底。随后，在步骤904中在氧化层内形成一阱，由此阱环绕熔丝部分。然后在步骤906中将保护单元材料填充在步骤904中形成的阱，形成基本上环绕熔丝部分的保护单元。保护单元的材料为对随后在工艺900中进行的各向同性腐蚀有选择性的任何合适的材料。在步骤904和906中形成保护单元之后，在步骤908中在氧化层和对随后在工艺900中进行的各向同性腐蚀同样有选择性的保护单元的材料上形成选择层。在步骤910中，穿过选择层形成一进入孔露出覆盖熔丝部分和位于保护单元边界内的那部分氧化层。在步骤912中，穿过在910中形成的进入孔进行各向同性腐蚀以形成环绕熔丝部分和在保护单元内的微腔。形成微腔之后，在步骤914中，填充选择层中的进入孔，由此密封步骤912中形成的微腔。
虽然通过几个示例性的实施例介绍了本发明，但在本发明的范围内可以变形、置换和等价物。例如，虽然使用保护单元保护相邻的区域和相邻的器件不受在保护单元内形成空腔使用的各向同性腐蚀工艺的影响，但当保护单元外部发生腐蚀时，也可以使用保护单元防护该保护单元内的区域和/或器件。例如，代替在层602内形成进入孔702(图7A)，可以使用腐蚀工艺除去保护单元502外的那部分层602。以此方式，可以保护该保护单元内的区域不受任何基本上对帽盖层602和保护单元502的材料有选择性的腐蚀工艺的影响。同样应该注意本发明的方法和装置可以有许多不同的方式实现。因此下面附带的权利要求书意在包括落入本发明的构思和范围内的所有的变形、置换和等价物。
Claims (30)
1.一种在衬底上保护与要腐蚀的第一区域邻近的相邻区域的方法，所述方法包括：
形成一基本上环绕所述第一区域的阱，所述相邻区域设置在所述阱外；
用对随后用于腐蚀所述第一区域的腐蚀基本上有选择性的材料填充所述阱，由此形成一保护单元；以及
随后在所述第一区域内进行所述腐蚀，所述保护单元用于防止可腐蚀在所述保护单元外之所述相邻区域的腐蚀。
2.根据权利要求1的方法，其特征是，还包括：
形成一覆盖所述第一区域和所述保护单元的帽盖层，所述帽盖层由对所述腐蚀基本上有选择性的材料形成；以及
形成一穿过所述层的孔，由此通过所述孔露出所述孔下面的部分所述第一区域。
3.根据权利要求1的方法，其特征是，还包括：
形成一覆盖所述衬底的层，在所述层内形成所述阱，所述层由被随后腐蚀所述第一区域使用的所述腐蚀可以腐蚀的材料形成。
4.根据权利要求3的方法，其特征是，覆盖所述衬底的层是介质层，所述第一区域还包括其内覆盖所述衬底的栅，所述栅有熔丝部分，所述介质层覆盖所述衬底和所述栅，所述保护单元基本上环绕所述熔丝部分。
5.根据权利要求1的方法，其特征是，所述腐蚀是各向同性湿腐蚀。
6.根据权利要求4的方法，其特征是，被用于制造集成电路。
7.根据权利要求6的方法，其特征在于，集成电路使用在电子产品中。
8.一种在半导体衬底上对与用各向同性腐蚀的第一区域相邻的半导体器件保护的方法，所述方法包括：
形成一基本上环绕所述第一区域的保护单元，所述相邻的器件设置在所述保护单元外，用对随后用于腐蚀所述第一区域的各向同性腐蚀基本上有选择性的保护单元材料形成所述保护单元；以及
随后在所述第一区域内进行所述各向同性腐蚀，所述保护单元可以防止所述各向同性腐蚀来腐蚀保护单元外的相邻器件。
9.根据权利要求8的方法，其特征是，形成所述保护单元还包括：
形成覆盖所述衬底的所述介质层；
在所述介质层内形成阱，所述阱基本上环绕所述第一区域；以及
用所述保护单元材料填充所述阱。
10.根据权利要求8的方法，其特征是，还包括：
形成覆盖所述衬底的栅，所述栅包括熔丝部分，基本上环绕所述熔丝部分地形成所述保护单元。
11.根据权利要求8的方法，其特征是，还包括形成覆盖所述衬底的栅，所述栅包括熔丝部分，基本上环绕所述熔丝部分地形成所述保护单元，所述介质材料层设置在所述栅的上面和下面。
12.根据权利要求8的方法，其特征是，其中所述保护单元的材料选自基本上由钨、多晶硅和氮化硅组成的组料中，所述各向同性腐蚀是缓冲的HF湿腐蚀。
13.一种在集成电路中形成熔丝的方法，所述集成电路具有衬底和覆盖衬底的栅，所述方法包括：
形成保护单元，所述保护单元基本上环绕部分所述栅；
形成覆盖所述栅和所述保护单元的帽盖层，由对随后腐蚀所述保护单元内的微腔使用的各向同性腐蚀基本上有选择性的材料形成所述帽盖层；
在所述保护单元包围所述栅的所述区域上形成穿过所述帽盖层的进入孔；以及
用所述各向同性腐蚀来腐蚀所述栅周围和被所述保护单元包围的所述区域内的所述微腔。
14.根据权利要求13的方法，其特征是，所述保护单元没有被所述各向同性腐蚀完全腐蚀穿透。
15.根据权利要求13的方法，其特征是，形成所述保护单元还包括：
靠近所述栅形成阱，使所述阱基本上环绕所述栅的所述部分；以及
用对所述各向同性腐蚀有选择性的所述保护单元材料填充所述阱，以使在所述微腔的腐蚀期间所述各向同性腐蚀不会腐蚀穿透所述材料。
16.根据权利要求15的方法，其特征是，还包括：
塞住所述进入孔，由此形成环绕所述栅的所述部分的封闭空腔。
17.根据权利要求15的方法，其特征是，还包括：
形成覆盖所述衬底的所述介质层；
其中通过腐蚀所述介质层形成所述阱。
18.一种防止第一区域的相邻区域被所述第一区域内的腐蚀无意地被腐蚀的装置，所述装置包括：
～基本上环绕所述第一区域的保护单元，所述保护单元由对所述腐蚀基本上有选择性的保护单元材料形成，由此防止所述腐蚀(发生)在所述保护单元包围的所述第一区域外的腐蚀。
19.根据权利要求18的装置件，其特征是，所述保护单元覆盖其上有栅和熔丝部分的衬底，所述熔丝部分设置在所述第一区域内。
20.根据权利要求19的装置，其特征是，还包括设置在所述衬底上和所述第一区域内的介质层，所述介质材料设置得可被所述腐蚀工艺腐蚀。
21.根据权利要求20的装置，其特征是，所述介质层材料设置在所述熔丝部分的上面和下面。
22.根据权利要求21的装置，其特征是，其用于集成电路中。
23.根据权利要求22的装置，其特征是，集成电路用在电子产品中。
24.一种保护第一区域不受腐蚀所述第一区域之相邻区域时无意被腐蚀的装置，所述装置包括：
～基本上环绕所述第一区域的保护单元，所述保护单元由对所述腐蚀基本上有选择性的保护单元材料形成，由此防止在腐蚀所述相邻区域的同时会腐蚀所述第一区域。
25.根据权利要求24的装置，其特征是，还包括覆盖所述第一区域的帽盖层，所述帽盖层由对所述腐蚀基本上有选择性的材料形成，以保护所述第一区域在腐蚀所述相邻区域的同时不被腐蚀。
26.一种在集成电路中形成熔丝的结构，所述结构包括：
～覆盖衬底的熔丝部分；
～基本上环绕所述第一区域的保护单元，所述保护单元由对随后形成与所述熔丝部分相邻的空腔使用的腐蚀工艺基本上有选择性的保护单元材料形成；以及
～覆盖所述熔丝部分的帽盖层，所述帽盖层由对随后形成与所述熔丝部分相邻的空腔使用的腐蚀工艺基本上有选择性的帽盖材料形成，所述帽盖层其内有进入孔，以允许所述腐蚀工艺进入由所述保护单元和所述帽盖层下面环绕的材料。
27.根据权利要求26的结构，其特征是，还包括覆盖在所述衬底上和所述第一区域内的介质层，所述介质层的介质材料设置得可被所述腐蚀工艺腐蚀。
28.根据权利要求26的结构，其特征是，所述介质材料位于所述熔丝下面和上面。
29.一种在衬底上保护第一区域不受用于腐蚀与所述第一区域邻近之相邻区域的腐蚀工艺影响的方法，所述方法包括：
形成基本上环绕所述第一区域的阱，所述相邻区域设置在所述阱外；
用对随后腐蚀所述相邻区域使用的所述腐蚀有选择性的材料填充所述阱，由此形成保护单元；以及
随后进行所述相邻区域的所述腐蚀，所述保护单元用于防止腐蚀所述保护单元内所述第一区域的所述腐蚀。
30.根据权利要求29的方法，其特征是，还包括：
在所述第一区域和所述保护单元上形成帽盖层，所述帽盖层由对所述腐蚀基本上有选择性的材料形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/037,288 | 1998-03-09 | ||
| US09/037288 | 1998-03-09 | ||
| US09/037,288 US6060398A (en) | 1998-03-09 | 1998-03-09 | Guard cell for etching |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1228608A true CN1228608A (zh) | 1999-09-15 |
| CN1155051C CN1155051C (zh) | 2004-06-23 |
Family
ID=21893529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991036441A Expired - Fee Related CN1155051C (zh) | 1998-03-09 | 1999-03-09 | 用于腐蚀的保护单元的方法和装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6060398A (zh) |
| EP (1) | EP0942462B1 (zh) |
| JP (1) | JPH11317394A (zh) |
| KR (1) | KR100581454B1 (zh) |
| CN (1) | CN1155051C (zh) |
| DE (1) | DE69932664T2 (zh) |
| TW (1) | TW419748B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117269A (zh) * | 2011-11-16 | 2013-05-22 | 北大方正集团有限公司 | 一种熔丝组件、熔丝组件制造方法及设备 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976917A (en) | 1998-01-29 | 1999-11-02 | Micron Technology, Inc. | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry |
| US6274440B1 (en) * | 1999-03-31 | 2001-08-14 | International Business Machines Corporation | Manufacturing of cavity fuses on gate conductor level |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| US6887391B1 (en) * | 2000-03-24 | 2005-05-03 | Analog Devices, Inc. | Fabrication and controlled release of structures using etch-stop trenches |
| US6602791B2 (en) * | 2001-04-27 | 2003-08-05 | Dalsa Semiconductor Inc. | Manufacture of integrated fluidic devices |
| US6583031B2 (en) | 2001-07-25 | 2003-06-24 | Onix Microsystems, Inc. | Method of making a MEMS element having perpendicular portion formed from substrate |
| US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
| US7557424B2 (en) * | 2007-01-03 | 2009-07-07 | International Business Machines Corporation | Reversible electric fuse and antifuse structures for semiconductor devices |
| RU2537488C2 (ru) * | 2012-08-22 | 2015-01-10 | Закрытое акционерное общество "Инструменты нанотехнологии" | Устройство травления поверхности для металлографического анализа |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2634059B1 (fr) * | 1988-07-08 | 1996-04-12 | Thomson Csf | Microcomposant electronique autoscelle sous vide, notamment diode, ou triode, et procede de fabrication correspondant |
| JP2695548B2 (ja) * | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| SE9304145D0 (sv) * | 1993-12-10 | 1993-12-10 | Pharmacia Lkb Biotech | Sätt att tillverka hålrumsstrukturer |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| US5587613A (en) * | 1994-05-25 | 1996-12-24 | Crosspoint Solutions, Inc. | Low-capacitance, isotropically etched antifuse and method of manufacture therefor |
| US5698112A (en) * | 1994-11-24 | 1997-12-16 | Siemens Aktiengesellschaft | Corrosion protection for micromechanical metal layers |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| DE19638666C1 (de) * | 1996-01-08 | 1997-11-20 | Siemens Ag | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren |
| KR19980015544A (ko) * | 1996-08-22 | 1998-05-25 | 김광호 | 리페어회로 및 그 제조방법 |
| US5773361A (en) * | 1996-11-06 | 1998-06-30 | International Business Machines Corporation | Process of making a microcavity structure and applications thereof |
| JP3301334B2 (ja) * | 1997-01-31 | 2002-07-15 | 三菱電機株式会社 | センサ素子及びその製造方法 |
| US5899736A (en) * | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
-
1998
- 1998-03-09 US US09/037,288 patent/US6060398A/en not_active Expired - Lifetime
-
1999
- 1999-02-25 TW TW088102858A patent/TW419748B/zh not_active IP Right Cessation
- 1999-02-27 EP EP99103818A patent/EP0942462B1/en not_active Expired - Lifetime
- 1999-02-27 DE DE69932664T patent/DE69932664T2/de not_active Expired - Lifetime
- 1999-03-09 KR KR1019990007658A patent/KR100581454B1/ko not_active IP Right Cessation
- 1999-03-09 JP JP11061798A patent/JPH11317394A/ja active Pending
- 1999-03-09 CN CNB991036441A patent/CN1155051C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117269A (zh) * | 2011-11-16 | 2013-05-22 | 北大方正集团有限公司 | 一种熔丝组件、熔丝组件制造方法及设备 |
| CN103117269B (zh) * | 2011-11-16 | 2015-07-15 | 北大方正集团有限公司 | 一种熔丝组件、熔丝组件制造方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0942462A3 (en) | 2000-07-05 |
| EP0942462B1 (en) | 2006-08-09 |
| DE69932664D1 (de) | 2006-09-21 |
| KR100581454B1 (ko) | 2006-05-24 |
| DE69932664T2 (de) | 2007-08-09 |
| JPH11317394A (ja) | 1999-11-16 |
| KR19990077699A (ko) | 1999-10-25 |
| TW419748B (en) | 2001-01-21 |
| US6060398A (en) | 2000-05-09 |
| CN1155051C (zh) | 2004-06-23 |
| EP0942462A2 (en) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221780B1 (en) | Dual damascene flowable oxide insulation structure and metallic barrier | |
| US5825072A (en) | Circuits for ESD Protection of metal to-metal antifuses during processing | |
| US6812141B1 (en) | Recessed metal lines for protective enclosure in integrated circuits | |
| CN1155051C (zh) | 用于腐蚀的保护单元的方法和装置 | |
| US5618757A (en) | Method for improving the manufacturability of the spin-on glass etchback process | |
| KR100355084B1 (ko) | 반도체 장치 및 이의 제조방법 | |
| US5391513A (en) | Wet/dry anti-fuse via etch | |
| JP3393845B2 (ja) | デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化 | |
| US6046102A (en) | Moisture barrier gap fill structure and method for making the same | |
| CN116056452A (zh) | 半导体结构及半导体结构的制造方法 | |
| KR20010098489A (ko) | 반도체장치 및 제조방법 | |
| JP2003007821A (ja) | 半導体装置およびその製造方法 | |
| KR100544030B1 (ko) | 다중-레벨도전구조물및그의제조방법 | |
| US6365464B1 (en) | Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids | |
| US20030170974A1 (en) | Method of fabricating a semiconductor device | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| TWI699874B (zh) | 半導體結構及其製造方法 | |
| US6083823A (en) | Metal deposition process for metal lines over topography | |
| KR100625388B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100753671B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20080002043A (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
| KR100906934B1 (ko) | 반도체 칩의 가드 링 형성방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| CN100442453C (zh) | 消除晶片上缺陷的影响的方法 | |
| JP2019125754A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AG Effective date: 20120213 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120213 Address after: Federal Republic of Germany City, Laura Ibiza Berger Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040623 Termination date: 20160309 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |