JP3393845B2 - デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化 - Google Patents
デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化Info
- Publication number
- JP3393845B2 JP3393845B2 JP2000139087A JP2000139087A JP3393845B2 JP 3393845 B2 JP3393845 B2 JP 3393845B2 JP 2000139087 A JP2000139087 A JP 2000139087A JP 2000139087 A JP2000139087 A JP 2000139087A JP 3393845 B2 JP3393845 B2 JP 3393845B2
- Authority
- JP
- Japan
- Prior art keywords
- silsesquioxane
- resist
- ssq
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 96
- 230000009977 dual effect Effects 0.000 title description 17
- 230000003647 oxidation Effects 0.000 title description 2
- 238000007254 oxidation reaction Methods 0.000 title description 2
- 239000000463 material Substances 0.000 claims description 140
- 230000008569 process Effects 0.000 claims description 68
- 239000004020 conductor Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 46
- 238000005530 etching Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000011161 development Methods 0.000 description 8
- 230000018109 developmental process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 244000187656 Eucalyptus cornuta Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001668 ameliorated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
- H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、一般に集積回路の
製造方法に関し、より詳細には、先端的絶縁材料上に堅
固な導電性構造を形成する方法に関する。
製造方法に関し、より詳細には、先端的絶縁材料上に堅
固な導電性構造を形成する方法に関する。
【0002】
【従来の技術】集積密度の増大を伴う性能および製造の
経済性の向上により、集積回路の設計ではフィーチャ・
サイズが極めて小さく間隔が密な設計基準を使用するよ
うになった。集積回路に組み込まれたデバイス間の相互
接続の長さが短くなると、一般に信号の伝搬時間が短縮
し、雑音イミュニティ(noise immunity)が増大する。
しかし、集積回路がより小さい設計基準に縮小されるに
つれて、抵抗の増加(断面積の減少のため)およびキャ
パシタンスの増加(接続の近接度が増すため)によって
配線遅延の低減が少なくなる。この影響は、導体の抵抗
率または絶縁体の誘電率、あるいはその両方を減少させ
ることによってしか改善することができない。このため
低誘電率の先端的誘電材料が開発され、集積回路の製造
に使用されてきた。
経済性の向上により、集積回路の設計ではフィーチャ・
サイズが極めて小さく間隔が密な設計基準を使用するよ
うになった。集積回路に組み込まれたデバイス間の相互
接続の長さが短くなると、一般に信号の伝搬時間が短縮
し、雑音イミュニティ(noise immunity)が増大する。
しかし、集積回路がより小さい設計基準に縮小されるに
つれて、抵抗の増加(断面積の減少のため)およびキャ
パシタンスの増加(接続の近接度が増すため)によって
配線遅延の低減が少なくなる。この影響は、導体の抵抗
率または絶縁体の誘電率、あるいはその両方を減少させ
ることによってしか改善することができない。このため
低誘電率の先端的誘電材料が開発され、集積回路の製造
に使用されてきた。
【0003】現在広く使用されている誘電率が特に低い
このような先端的材料の一つに、何種類かのシルセスキ
オキサン材料(以下、SSQという)があり、これらの
材料は、従来用いられてきたSOG(スピンオン・ガラ
ス)の品質およびギャップ充填品質に非常に似ており、
塗布が容易であるために特に好ましい。ギャップの充填
は、大きな内部応力を伝える可能性がある半導体材料中
の結晶格子転位およびクラックが伝搬する可能性を低減
するのに重要である。
このような先端的材料の一つに、何種類かのシルセスキ
オキサン材料(以下、SSQという)があり、これらの
材料は、従来用いられてきたSOG(スピンオン・ガラ
ス)の品質およびギャップ充填品質に非常に似ており、
塗布が容易であるために特に好ましい。ギャップの充填
は、大きな内部応力を伝える可能性がある半導体材料中
の結晶格子転位およびクラックが伝搬する可能性を低減
するのに重要である。
【0004】適切なSSQ材料は市販のポリマー材料で
あり、その1つは、たとえ全部ではないとしても主に、
水素シスセスキオキサン(HSiO3/2)であり、これ
は頭文字をとってHSSQまたはHSQと呼ばれること
がある。ときに使用される関連材料は、HSQの水素が
メチル基で置換されたメチルシルセスキオキサン(MS
SQまたはMSQ)である。これらの材料は、橋かけ酸
素原子が分子間で共有される構造を形成する。誘電率は
低いが、橋かけ酸素原子は歪んでおり、多くの化学薬品
に侵食される可能性があり、または比較的小さい物理的
損傷からクラックが急速に広がる可能性がある。このた
め、保護されていないSSQ材料は、高解像度のリソグ
ラフィ・プロセスをサポートする良好な平面化特性を示
すとしても、一般に層の形成に適するとはみなされな
い。例えば米国特許第5818111号は、HSQの相
対的な脆さ(fragility)について述べており、多層誘
電スタックを形成するためにHSQ層と二酸化ケイ素保
護層とを交互にした構造を提案している。
あり、その1つは、たとえ全部ではないとしても主に、
水素シスセスキオキサン(HSiO3/2)であり、これ
は頭文字をとってHSSQまたはHSQと呼ばれること
がある。ときに使用される関連材料は、HSQの水素が
メチル基で置換されたメチルシルセスキオキサン(MS
SQまたはMSQ)である。これらの材料は、橋かけ酸
素原子が分子間で共有される構造を形成する。誘電率は
低いが、橋かけ酸素原子は歪んでおり、多くの化学薬品
に侵食される可能性があり、または比較的小さい物理的
損傷からクラックが急速に広がる可能性がある。このた
め、保護されていないSSQ材料は、高解像度のリソグ
ラフィ・プロセスをサポートする良好な平面化特性を示
すとしても、一般に層の形成に適するとはみなされな
い。例えば米国特許第5818111号は、HSQの相
対的な脆さ(fragility)について述べており、多層誘
電スタックを形成するためにHSQ層と二酸化ケイ素保
護層とを交互にした構造を提案している。
【0005】上記で触れたダマシン処理は、よく理解さ
れ成熟した技術であり、優れた電気的保全性を有する堅
固な接続を非常に小さいサイズでかつ密な間隔で機械的
に形成するのに、特に有用である。基本的に、ダマシン
・プロセスでは、誘電材料の表面に溝または凹部を形成
した後、凹部を埋めるのに十分な厚さの金属層を付着さ
せることによって、導体の所望の形状を画定する。次い
で金属層を、研摩など任意の既知の方法によって誘電体
の元の表面まで平面化することにより容易にパターン化
する。このように形成された構造は、接続(金、アルミ
ニウム、タングステン、銅などの材料で作成することが
できる)の底部および側面で金属を完全に支持し、その
ため金属の移動や損傷などに耐性がある。一般に、溝ま
たは凹部の形成は、金属層の直接パターン化によって得
られるものよりも、パターンのエッジをより高い精度か
つより高い規則性で形成することができる。
れ成熟した技術であり、優れた電気的保全性を有する堅
固な接続を非常に小さいサイズでかつ密な間隔で機械的
に形成するのに、特に有用である。基本的に、ダマシン
・プロセスでは、誘電材料の表面に溝または凹部を形成
した後、凹部を埋めるのに十分な厚さの金属層を付着さ
せることによって、導体の所望の形状を画定する。次い
で金属層を、研摩など任意の既知の方法によって誘電体
の元の表面まで平面化することにより容易にパターン化
する。このように形成された構造は、接続(金、アルミ
ニウム、タングステン、銅などの材料で作成することが
できる)の底部および側面で金属を完全に支持し、その
ため金属の移動や損傷などに耐性がある。一般に、溝ま
たは凹部の形成は、金属層の直接パターン化によって得
られるものよりも、パターンのエッジをより高い精度か
つより高い規則性で形成することができる。
【0006】しかし、実質的に完成したチップの上の誘
電層上に導体を形成するときは、相互接続パターンを形
成し、チップ上のデバイスへの接続を上記ビアの形で形
成するために、2回のパターン化・プロセスが必要とさ
れる。この2回のパターン化・プロセスとその後の金属
の付着および平面化を、総称してデュアル・ダマシン・
プロセスと呼ぶ。
電層上に導体を形成するときは、相互接続パターンを形
成し、チップ上のデバイスへの接続を上記ビアの形で形
成するために、2回のパターン化・プロセスが必要とさ
れる。この2回のパターン化・プロセスとその後の金属
の付着および平面化を、総称してデュアル・ダマシン・
プロセスと呼ぶ。
【0007】しかしほとんどのSSQ材料は、一般にp
Hが高いほとんどのリソグラフィ用レジスト現像剤に容
易に侵食される。さらに、SSQ材料がレジスト現像剤
に侵食されるとき、除去される可能性があるSSQ材料
の量を容易に制御することができず、したがってレジス
ト・パターンがアンダーカットされる可能性がある。こ
のため、十分に制御されたエッチング剤を使用してもS
SQをエッチングするとき、得られるビアの形状はかな
り歪む可能性があり、ビアはチップ全体にわたって均一
性に欠け、おそらくはビアが接続を形成するチップ上の
構造に不規則かつ不確実に位置合せ(register)される
おそれがある。
Hが高いほとんどのリソグラフィ用レジスト現像剤に容
易に侵食される。さらに、SSQ材料がレジスト現像剤
に侵食されるとき、除去される可能性があるSSQ材料
の量を容易に制御することができず、したがってレジス
ト・パターンがアンダーカットされる可能性がある。こ
のため、十分に制御されたエッチング剤を使用してもS
SQをエッチングするとき、得られるビアの形状はかな
り歪む可能性があり、ビアはチップ全体にわたって均一
性に欠け、おそらくはビアが接続を形成するチップ上の
構造に不規則かつ不確実に位置合せ(register)される
おそれがある。
【0008】SSQ材料の表面を他の誘電体など別の材
料層で保護するのは、デュアル・ダマシン・プロセスで
接続ビアを形成するようないくつかの半導体構造では実
用的ではない。他の点ではSSQ材料の保護に適するほ
ぼどんな材料もその誘電率がSSQよりも高く、非常に
薄い層でも、キャパシタンスがクリティカルになる位置
ではキャパシタンスを増大させるはずであり、レジスト
・パターンに従って除去するために異なるエッチング剤
または追加のエッチング・プロセスあるいはその両方が
おそらくは必要となる。さらに、SSQ層の元の表面上
に保護層を付着することができるが、エッチングされた
フィーチャ(例えばトレンチや溝)内に保護層を付着す
るには追加の工程段階が必要であり、かつSSQ材料を
使用する対象であるその内部に形成された導電性構造の
低キャパシタンスも損なうことになる。
料層で保護するのは、デュアル・ダマシン・プロセスで
接続ビアを形成するようないくつかの半導体構造では実
用的ではない。他の点ではSSQ材料の保護に適するほ
ぼどんな材料もその誘電率がSSQよりも高く、非常に
薄い層でも、キャパシタンスがクリティカルになる位置
ではキャパシタンスを増大させるはずであり、レジスト
・パターンに従って除去するために異なるエッチング剤
または追加のエッチング・プロセスあるいはその両方が
おそらくは必要となる。さらに、SSQ層の元の表面上
に保護層を付着することができるが、エッチングされた
フィーチャ(例えばトレンチや溝)内に保護層を付着す
るには追加の工程段階が必要であり、かつSSQ材料を
使用する対象であるその内部に形成された導電性構造の
低キャパシタンスも損なうことになる。
【0009】もちろん、レジストを使用するという概念
は、レジスト・パターンが完全に形成されるまで、下の
材料がレジストの処理および現像の影響を受けないとい
う前提に基づいている。レジスト現像剤によるSSQ材
料の除去は、脆い共有する酸素結合が破壊されるためと
思われるので、SSQ材料を侵食しない現像剤を見つけ
出せる可能性は低いであろう。したがって現況技術にお
いて、複数のレジスト層を使用するプロセスでは、問題
の軽減に向かう著しい利益が得られないと考えられる。
は、レジスト・パターンが完全に形成されるまで、下の
材料がレジストの処理および現像の影響を受けないとい
う前提に基づいている。レジスト現像剤によるSSQ材
料の除去は、脆い共有する酸素結合が破壊されるためと
思われるので、SSQ材料を侵食しない現像剤を見つけ
出せる可能性は低いであろう。したがって現況技術にお
いて、複数のレジスト層を使用するプロセスでは、問題
の軽減に向かう著しい利益が得られないと考えられる。
【0010】要約すれば、相互接続メタライゼーション
の下にある、または相互接続メタライゼーションを支持
するHSQまたはMSQを使用することにより、デュア
ル・ダマシン・プロセスを使用して導体およびビアを製
造することが可能になるが、この場合、製造の歩留りが
低下する可能性が高い。表面に塗布されて接続を覆うギ
ャップ充填材料として、SSQ材料を使用することがで
きるが、上記ダマシン接続の利点はそれによって実現さ
れない。デュアル・ダマシン・プロセスのように一連の
パターン化エッチング段階を必要とするプロセスで、S
SQ材料とレジスト現像剤の基本的な非両立(incompat
ibility)を回避するためのどのような技法もなく、特
に、SSQ材料の低誘電率が特に重要である高密度集積
回路用の微細ピッチの設計基準に対応する技法はなかっ
た。
の下にある、または相互接続メタライゼーションを支持
するHSQまたはMSQを使用することにより、デュア
ル・ダマシン・プロセスを使用して導体およびビアを製
造することが可能になるが、この場合、製造の歩留りが
低下する可能性が高い。表面に塗布されて接続を覆うギ
ャップ充填材料として、SSQ材料を使用することがで
きるが、上記ダマシン接続の利点はそれによって実現さ
れない。デュアル・ダマシン・プロセスのように一連の
パターン化エッチング段階を必要とするプロセスで、S
SQ材料とレジスト現像剤の基本的な非両立(incompat
ibility)を回避するためのどのような技法もなく、特
に、SSQ材料の低誘電率が特に重要である高密度集積
回路用の微細ピッチの設計基準に対応する技法はなかっ
た。
【0011】
【発明が解決しようとする課題】したがって本発明の一
目的は、例えば最初に提供された保護膜が除去されるエ
ッチング・フィーチャ中にその目的で追加の保護層を付
着させることなく、レジスト・パターン化中にSSQ誘
電材料が現像液に侵食されないように保護する方法を提
供することである。
目的は、例えば最初に提供された保護膜が除去されるエ
ッチング・フィーチャ中にその目的で追加の保護層を付
着させることなく、レジスト・パターン化中にSSQ誘
電材料が現像液に侵食されないように保護する方法を提
供することである。
【0012】本発明の別の目的は、SSQ誘電材料を使
用しかつ高い製造歩留りが得られるデュアル・ダマシン
・プロセスによって、チップ上のデバイス間の堅固な相
互接続を形成することができる方法を提供することであ
る。
用しかつ高い製造歩留りが得られるデュアル・ダマシン
・プロセスによって、チップ上のデバイス間の堅固な相
互接続を形成することができる方法を提供することであ
る。
【0013】本発明の別の目的は、コストが削減された
デュアル・ダマシン導体を形成する方法を提供すること
である。
デュアル・ダマシン導体を形成する方法を提供すること
である。
【0014】本発明の別の目的は、追加の工程段階(お
よび変形形態)とそれに伴うコストを回避するよう、他
の必要な段階に付随して、デュアル・ダマシン処理中の
SSQ誘電材料の保護を提供することである。
よび変形形態)とそれに伴うコストを回避するよう、他
の必要な段階に付随して、デュアル・ダマシン処理中の
SSQ誘電材料の保護を提供することである。
【0015】
【課題を解決するための手段】本発明の、上記その他の
目的を達成するため、方法およびそれによって形成され
る半導体デバイスは、材料の表面にレジストのパターン
を形成する段階と、材料を除去するときに材料の露出表
面に除去すべき材料として選択された材料に対して実質
的に侵されない(impervious)中間材料組成物を形成し
ながら、レジストのパターンに従って材料の一部を除去
する段階と、中間材料の表面上に別のレジスト・パター
ンを形成する段階と、別のレジスト・パターンに従って
中間材料の一部分およびその材料の別の部分を除去する
段階とによって提供される。
目的を達成するため、方法およびそれによって形成され
る半導体デバイスは、材料の表面にレジストのパターン
を形成する段階と、材料を除去するときに材料の露出表
面に除去すべき材料として選択された材料に対して実質
的に侵されない(impervious)中間材料組成物を形成し
ながら、レジストのパターンに従って材料の一部を除去
する段階と、中間材料の表面上に別のレジスト・パター
ンを形成する段階と、別のレジスト・パターンに従って
中間材料の一部分およびその材料の別の部分を除去する
段階とによって提供される。
【0016】本発明の別の態様によれば、シルセスキオ
キサン材料層と、シルセスキオキサン材料の表面の溝に
形成されたダマシン導体と、シルセスキオキサン材料を
貫通して延びダマシン導体の下の前記溝内に位置するビ
アと、溝内のシルセスキオキサン材料上の酸化表面とを
組み合せて含む、半導体デバイスが提供される。
キサン材料層と、シルセスキオキサン材料の表面の溝に
形成されたダマシン導体と、シルセスキオキサン材料を
貫通して延びダマシン導体の下の前記溝内に位置するビ
アと、溝内のシルセスキオキサン材料上の酸化表面とを
組み合せて含む、半導体デバイスが提供される。
【0017】
【発明の実施の形態】次に図面、より詳細には図1を参
照すると、トランジスタ、キャパシタ、下にある接続
(図示せず)などのデバイスがその上に形成されている
集積回路チップ12と、SSQ誘電層14と、薄い酸化
物誘電層16と、パターン化したレジスト層18とを含
む構造10の表面に導体を作成するための、デュアル・
ダマシン処理の初期段階の断面が示されている。図1な
いし図3は原寸に比例していず、見やすくするためにい
くつかの領域は不釣り合いに拡大してあることを理解さ
れたい。また、図1および図2がよく理解されているデ
ュアル・ダマシン・プロセスの初期段階を示し、図3
は、本発明によらないレジスト現像の効果を示すが、図
1ないし図3のどの部分も本発明に対する従来技術と認
められないことを理解されたい。
照すると、トランジスタ、キャパシタ、下にある接続
(図示せず)などのデバイスがその上に形成されている
集積回路チップ12と、SSQ誘電層14と、薄い酸化
物誘電層16と、パターン化したレジスト層18とを含
む構造10の表面に導体を作成するための、デュアル・
ダマシン処理の初期段階の断面が示されている。図1な
いし図3は原寸に比例していず、見やすくするためにい
くつかの領域は不釣り合いに拡大してあることを理解さ
れたい。また、図1および図2がよく理解されているデ
ュアル・ダマシン・プロセスの初期段階を示し、図3
は、本発明によらないレジスト現像の効果を示すが、図
1ないし図3のどの部分も本発明に対する従来技術と認
められないことを理解されたい。
【0018】図1は、接続が形成される位置に開口20
を形成するための、従来のレジスト層18の付着、処理
(例えば乾燥)、露光、および現像を想定している。図
のレジストおよび金属層はSSQ層14および薄い酸化
物層16と共に、任意のレベルの任意の層を代表するも
のであることを理解すべきであり、そのような複数の層
のグループ(例えば符号14および符号16)は、他の
層の上に順次形成することができ、任意にパターン化し
て所望の接続パターンを生成することができる。
を形成するための、従来のレジスト層18の付着、処理
(例えば乾燥)、露光、および現像を想定している。図
のレジストおよび金属層はSSQ層14および薄い酸化
物層16と共に、任意のレベルの任意の層を代表するも
のであることを理解すべきであり、そのような複数の層
のグループ(例えば符号14および符号16)は、他の
層の上に順次形成することができ、任意にパターン化し
て所望の接続パターンを生成することができる。
【0019】図1に示すように、薄い酸化物層16によ
って保護が提供されるため、レジストの現像はSSQ層
14に影響を及ぼさない。この薄い酸化物は、その厚さ
が最終構造のキャパシタンスの増加が最小限となるよう
に設計されており、場合によっては除去することが可能
である。しかし、薄い酸化物16が存在しレジスト現像
剤がSSQ層14に達するのを妨げるため、レジスト現
像剤はSSQ誘電体を侵食することができないことを理
解されたい。
って保護が提供されるため、レジストの現像はSSQ層
14に影響を及ぼさない。この薄い酸化物は、その厚さ
が最終構造のキャパシタンスの増加が最小限となるよう
に設計されており、場合によっては除去することが可能
である。しかし、薄い酸化物16が存在しレジスト現像
剤がSSQ層14に達するのを妨げるため、レジスト現
像剤はSSQ誘電体を侵食することができないことを理
解されたい。
【0020】図2に示すように、エッチング・プロセス
を実行して、レジスト18内に生じたパターン20に従
って薄い酸化物層16に開口22’を形成し、SSQ層
14に凹部22を形成する。エッチング・プロセスは、
合理的に良好な挙動を示し、異方性であり、レジスト層
18のパターン化20に追従することに留意されたい。
実質的にここに示したような結果をもたらす数多くのプ
ロセスが当技術分野で知られている。次いでレジスト層
18の残りを、そのプロフィルの破線によるアウトライ
ンで示したように剥離することができる。
を実行して、レジスト18内に生じたパターン20に従
って薄い酸化物層16に開口22’を形成し、SSQ層
14に凹部22を形成する。エッチング・プロセスは、
合理的に良好な挙動を示し、異方性であり、レジスト層
18のパターン化20に追従することに留意されたい。
実質的にここに示したような結果をもたらす数多くのプ
ロセスが当技術分野で知られている。次いでレジスト層
18の残りを、そのプロフィルの破線によるアウトライ
ンで示したように剥離することができる。
【0021】導体のみをシングル・ダマシン・プロセス
によって形成する場合、露出表面全体にわたってブラン
ケット金属層を付着し、研摩や等方性エッチングなどに
よって薄い酸化物層16に、または薄い酸化物層内にパ
ターン化することができ、何の問題も生じないであろ
う。本発明が対処する問題は、このような導体の一部分
をチップ12上の電子構造に接続しなければならないこ
とから生じている。したがってこの接続を行うため、次
に図3を参照しながら説明するように、デュアル・ダマ
シン・プロセスに従って金属ブランケット層を付着する
ためには、SSQ層をさらにパターン化してビアを形成
しなければならない。(銅などの低抵抗金属は、SSQ
材料のエッチングと整合する方式では容易にエッチング
されず、したがって、ビアを形成しながらSSQ材料用
のマスクとして使用される導体を付着させるようにデュ
アル・ダマシン・プロセスを修正するのは困難である。
またビアのアスペクト比はこのようなプロセスによって
増大し、金属でビアを充填する能力が低下することにな
る。)
によって形成する場合、露出表面全体にわたってブラン
ケット金属層を付着し、研摩や等方性エッチングなどに
よって薄い酸化物層16に、または薄い酸化物層内にパ
ターン化することができ、何の問題も生じないであろ
う。本発明が対処する問題は、このような導体の一部分
をチップ12上の電子構造に接続しなければならないこ
とから生じている。したがってこの接続を行うため、次
に図3を参照しながら説明するように、デュアル・ダマ
シン・プロセスに従って金属ブランケット層を付着する
ためには、SSQ層をさらにパターン化してビアを形成
しなければならない。(銅などの低抵抗金属は、SSQ
材料のエッチングと整合する方式では容易にエッチング
されず、したがって、ビアを形成しながらSSQ材料用
のマスクとして使用される導体を付着させるようにデュ
アル・ダマシン・プロセスを修正するのは困難である。
またビアのアスペクト比はこのようなプロセスによって
増大し、金属でビアを充填する能力が低下することにな
る。)
【0022】図3に示すように、別のレジスト層24を
塗布し、露光し、現像してパターン26を形成するが、
このパターンはビアの位置を画定することを目的とし、
このビアは、図2に関して上述したのとほぼ同じ方式
で、チップ12上に形成される構造に達するようにエッ
チングされる。しかし、レジストの現像プロセスではレ
ジストは現像剤中に徐々に溶解するが、現像剤に可溶な
実質上すべてのレジストをパターン化露光に従って溶解
させて、このプロセスを完了させなければならない。
塗布し、露光し、現像してパターン26を形成するが、
このパターンはビアの位置を画定することを目的とし、
このビアは、図2に関して上述したのとほぼ同じ方式
で、チップ12上に形成される構造に達するようにエッ
チングされる。しかし、レジストの現像プロセスではレ
ジストは現像剤中に徐々に溶解するが、現像剤に可溶な
実質上すべてのレジストをパターン化露光に従って溶解
させて、このプロセスを完了させなければならない。
【0023】したがって、ビア・レジスト24に開口2
6を適正に形成するための現像プロセスを完了すること
により、SSQ層の表面28がやや長い時間露出される
ことは(本発明を使用しない場合)避けられない。上記
で指摘したように、現像剤はSSQ材料を侵食する可能
性があり、この侵食は等方的に行われる。したがって現
像剤は材料を除去し、レジストの下に延びる可能性があ
るキャビティまたは反応ゾーンを形成し、レジストの保
全性(integrity)と、所期の位置およびサイズでビア
25を形成するため後続のエッチング・プロセスを適正
に制御するレジストの能力を低下させる。
6を適正に形成するための現像プロセスを完了すること
により、SSQ層の表面28がやや長い時間露出される
ことは(本発明を使用しない場合)避けられない。上記
で指摘したように、現像剤はSSQ材料を侵食する可能
性があり、この侵食は等方的に行われる。したがって現
像剤は材料を除去し、レジストの下に延びる可能性があ
るキャビティまたは反応ゾーンを形成し、レジストの保
全性(integrity)と、所期の位置およびサイズでビア
25を形成するため後続のエッチング・プロセスを適正
に制御するレジストの能力を低下させる。
【0024】すなわち、ビア・レジスト24のアンダー
カット28’が生じた後に実施される、非常によく制御
された異方性エッチング・プロセスでさえ、符号25で
はなく符号27で示す形状および位置のビアが形成する
可能性が高い。理解できるように、ビア27は所期のも
のよりも大きく、その中心がビア25の中心から外れた
不規則な形状である。したがって、チップ12上の構造
に対するビアの位置合せが損なわれ、さらに、増大した
サイズと生じ得る位置の誤差によって、チップ上の構造
に短絡が生じる可能性がある。
カット28’が生じた後に実施される、非常によく制御
された異方性エッチング・プロセスでさえ、符号25で
はなく符号27で示す形状および位置のビアが形成する
可能性が高い。理解できるように、ビア27は所期のも
のよりも大きく、その中心がビア25の中心から外れた
不規則な形状である。したがって、チップ12上の構造
に対するビアの位置合せが損なわれ、さらに、増大した
サイズと生じ得る位置の誤差によって、チップ上の構造
に短絡が生じる可能性がある。
【0025】次に図4を参照すると、本発明者は、ある
種の好ましいエッチング剤を用いて好ましくは反応性イ
オン・エッチング・プロセスを使用して、図2に関して
上述したエッチングを行うことにより、SSQ材料の表
面がエッチング・プロセスで露出されるとき、その表面
に極めて薄い保護酸化物被膜40が得られることを発見
した。すなわちエッチング・プロセスの一部として酸化
物生成反応が生じ、それはSSQポリマー中の露出した
ケイ素原子(およびおそらくはエッチング除去される材
料よりも数百オングストロームだけ先に拡散が到達可能
なケイ素原子)に自己制限される。
種の好ましいエッチング剤を用いて好ましくは反応性イ
オン・エッチング・プロセスを使用して、図2に関して
上述したエッチングを行うことにより、SSQ材料の表
面がエッチング・プロセスで露出されるとき、その表面
に極めて薄い保護酸化物被膜40が得られることを発見
した。すなわちエッチング・プロセスの一部として酸化
物生成反応が生じ、それはSSQポリマー中の露出した
ケイ素原子(およびおそらくはエッチング除去される材
料よりも数百オングストロームだけ先に拡散が到達可能
なケイ素原子)に自己制限される。
【0026】この自己制限された保護酸化物の厚さは十
分に薄いため、SSQ材料の低誘電率は著しく損われな
い。酸化物は、すべての露出したケイ素原子が関与する
表面効果であるために、SSQ材料の表面を保護するよ
うに確実に形成することができる。その形成の直後に行
われる酸化物のエッチングにより、保護酸化物被膜の保
全性と、その保護機能に十分な非常に小さい寸法に自己
制限された厚さがさらに保証される。したがって保護酸
化物は、極めて短い時間だけ、材料が除去された表面の
前方のある距離の所に存在する、本発明によるエッチン
グ・プロセスの中間生成物とみなすことができる。
分に薄いため、SSQ材料の低誘電率は著しく損われな
い。酸化物は、すべての露出したケイ素原子が関与する
表面効果であるために、SSQ材料の表面を保護するよ
うに確実に形成することができる。その形成の直後に行
われる酸化物のエッチングにより、保護酸化物被膜の保
全性と、その保護機能に十分な非常に小さい寸法に自己
制限された厚さがさらに保証される。したがって保護酸
化物は、極めて短い時間だけ、材料が除去された表面の
前方のある距離の所に存在する、本発明によるエッチン
グ・プロセスの中間生成物とみなすことができる。
【0027】本発明の実施中に生じ得る化学反応につい
て特定の理論に拘泥するものではないが、本発明の実施
に適する2つのエッチング・プロセスを次に述べる。こ
れらのプロセスは、当業者が本発明を実施するための他
のエッチング剤およびエッチング・プロセスの適切さに
関する手引きとしての役割を果たすであろう。
て特定の理論に拘泥するものではないが、本発明の実施
に適する2つのエッチング・プロセスを次に述べる。こ
れらのプロセスは、当業者が本発明を実施するための他
のエッチング剤およびエッチング・プロセスの適切さに
関する手引きとしての役割を果たすであろう。
【0028】次に述べるプロセスは、SSQ材料、HS
Q(HSiO3/2)、およびMSQが、安定な二酸化ケ
イ素(SiO2)に比べて酸素が不足していることを利
用すると考えられる。この酸素の不足は、これらの材料
のポリマーとしての性質に付随するものであり、以下に
述べるプロセスは、好ましい保護膜であるSiO2を形
成するための化学反応に寄与する、追加の酸素を供給す
るための好ましい技法である。ただし、同じ基本原理
が、その他のIII−V族の半導体材料をベースとする
誘電材料、および窒化物など酸化物以外の保護膜にも当
てはまることを理解されたい。ただし他の材料は、適切
な結果を得るために、プロセス・パラメータのクリティ
カリティを増大させる可能性がある。
Q(HSiO3/2)、およびMSQが、安定な二酸化ケ
イ素(SiO2)に比べて酸素が不足していることを利
用すると考えられる。この酸素の不足は、これらの材料
のポリマーとしての性質に付随するものであり、以下に
述べるプロセスは、好ましい保護膜であるSiO2を形
成するための化学反応に寄与する、追加の酸素を供給す
るための好ましい技法である。ただし、同じ基本原理
が、その他のIII−V族の半導体材料をベースとする
誘電材料、および窒化物など酸化物以外の保護膜にも当
てはまることを理解されたい。ただし他の材料は、適切
な結果を得るために、プロセス・パラメータのクリティ
カリティを増大させる可能性がある。
【0029】具体的には、プロセス、プロセス・パラメ
ータ(例えば反応体の濃度)、およびエッチング剤選択
の重要なファクタは、エッチング・プロセスが、SSQ
材料と中間保護膜材料を実質上同じ速度で異方性エッチ
ングするのに適していなければならないことであり、こ
の速度は、保護膜40の厚さを小さな寸法に維持するた
めの、選択したプロセス温度におけるSSQ材料中の反
応体の拡散速度と同程度である。しかし一般には、好ま
しいSSQ材料を含む以下に述べるプロセスが、プロセ
ス・パラメータが特にクリティカルではないので、通常
は好ましい。
ータ(例えば反応体の濃度)、およびエッチング剤選択
の重要なファクタは、エッチング・プロセスが、SSQ
材料と中間保護膜材料を実質上同じ速度で異方性エッチ
ングするのに適していなければならないことであり、こ
の速度は、保護膜40の厚さを小さな寸法に維持するた
めの、選択したプロセス温度におけるSSQ材料中の反
応体の拡散速度と同程度である。しかし一般には、好ま
しいSSQ材料を含む以下に述べるプロセスが、プロセ
ス・パラメータが特にクリティカルではないので、通常
は好ましい。
【0030】これに関連して、本発明を再現可能に実施
するには、MSQよりもHSQの場合の方が容易に制御
可能であることが本発明者によって見出されたが、同様
の結果はSSQ材料を使用したときも容易に得られた。
MSQは、好ましいプロセス条件下ではるかに反応性が
高いことが見出され、そのためエッチング・プロセス時
間に関し、やや制御可能性が低くよりクリティカルであ
る。したがって、HSQを使用して本発明を実施するこ
とがより好ましい。
するには、MSQよりもHSQの場合の方が容易に制御
可能であることが本発明者によって見出されたが、同様
の結果はSSQ材料を使用したときも容易に得られた。
MSQは、好ましいプロセス条件下ではるかに反応性が
高いことが見出され、そのためエッチング・プロセス時
間に関し、やや制御可能性が低くよりクリティカルであ
る。したがって、HSQを使用して本発明を実施するこ
とがより好ましい。
【0031】しかし、好ましいプロセスおよびその代替
例は、過剰な反応体材料を提供し、この反応体材料がエ
ッチング・プロセスによって同時に除去される条件下で
の反応を含むことを理解されたい。すなわち本発明によ
る反応は、エッチング・プロセスでよくあるような、エ
ッチングされる表面での材料の相対濃度によって進行す
るプロセスとは実質的に異なるものである。したがっ
て、本発明によるプロセスの効果は非常に直感に反する
(counter-intuitive)ものであり、その価値ある効果
は予期されないものである。
例は、過剰な反応体材料を提供し、この反応体材料がエ
ッチング・プロセスによって同時に除去される条件下で
の反応を含むことを理解されたい。すなわち本発明によ
る反応は、エッチング・プロセスでよくあるような、エ
ッチングされる表面での材料の相対濃度によって進行す
るプロセスとは実質的に異なるものである。したがっ
て、本発明によるプロセスの効果は非常に直感に反する
(counter-intuitive)ものであり、その価値ある効果
は予期されないものである。
【0032】具体的には、第1の好ましいプロセスは、
現像後に残っているレジストのパターンに従ってSSQ
材料を除去する酸素含有プラズマを使用して、レジスト
を剥離するものである。したがってこのプロセスは、S
SQ材料表面が露出するときその表面に酸素イオンを
(外部から)提供し、その露出表面から約500オング
ストローム下までSSQ材料を酸化して、非常に薄いS
iO2の層を形成する。同様の効果は、SSQ材料が除
去されるときにその材料から酸素を遊離すると考えられ
るフルオロカーボンを含有する反応性イオン・エッチン
グを使用した、第2の好ましいプロセスでも実現するこ
とができる。酸化物は、その他の点では半導体材料のリ
ソグラフィ処理に適することが知られている現像剤に対
して実質的に侵されないため、どちらのプロセスでも現
像剤の作用によるSSQ材料の凝集(cohesion)保護
(例えば、異方的に材料を除去するための結合の破壊に
対する保護、クラックおよびその他同様の形の、ポリマ
ー構造の保全性に対する損傷の回避)を提供するのに十
分なSiO2の被膜40が形成される。
現像後に残っているレジストのパターンに従ってSSQ
材料を除去する酸素含有プラズマを使用して、レジスト
を剥離するものである。したがってこのプロセスは、S
SQ材料表面が露出するときその表面に酸素イオンを
(外部から)提供し、その露出表面から約500オング
ストローム下までSSQ材料を酸化して、非常に薄いS
iO2の層を形成する。同様の効果は、SSQ材料が除
去されるときにその材料から酸素を遊離すると考えられ
るフルオロカーボンを含有する反応性イオン・エッチン
グを使用した、第2の好ましいプロセスでも実現するこ
とができる。酸化物は、その他の点では半導体材料のリ
ソグラフィ処理に適することが知られている現像剤に対
して実質的に侵されないため、どちらのプロセスでも現
像剤の作用によるSSQ材料の凝集(cohesion)保護
(例えば、異方的に材料を除去するための結合の破壊に
対する保護、クラックおよびその他同様の形の、ポリマ
ー構造の保全性に対する損傷の回避)を提供するのに十
分なSiO2の被膜40が形成される。
【0033】したがって図5に示すように、ビア・レジ
スト50を現像して開口52を形成するとき、SSQ材
料14は、酸化によって形成された表面酸化物によっ
て、追加の他の層を用いず、またはそうするための工程
段階を必要とせずに、領域40’での現像剤の作用から
保護される。したがってビア・パターンは、SSQ材料
に対するどのような影響も回避しながらレジストのパタ
ーン化の完了によって確立することができる。
スト50を現像して開口52を形成するとき、SSQ材
料14は、酸化によって形成された表面酸化物によっ
て、追加の他の層を用いず、またはそうするための工程
段階を必要とせずに、領域40’での現像剤の作用から
保護される。したがってビア・パターンは、SSQ材料
に対するどのような影響も回避しながらレジストのパタ
ーン化の完了によって確立することができる。
【0034】次いでビアは、図6に示すように、任意の
所望のプロセスにより異方性エッチングを行って、図3
の符号27で示す歪みなしにチップ上に所望の構造に対
する開口を正確に形成することができ、その後、ビア・
レジストの剥離を行う。ビアのアスペクト比は、ビアの
横方向の寸法がどんな寸法であっても、望み通り容易に
制御することができるSSQ層の厚さのみによって決ま
る。金属のブランケット層は、ビア・アパーチャ、なら
びに図2に関して上述した接続凹部22を容易に充填す
る。次いでブランケット金属層を任意の既知のプロセス
で平面化して、デュアル・ダマシン・プロセスに従って
接続およびビア構造60を完成することができる。平面
化プロセスは、薄い酸化物層16の任意の部分で停止す
ることができ、または任意の部分を貫通して行うことが
でき、また薄い酸化物層を完全に除去することもでき
る。
所望のプロセスにより異方性エッチングを行って、図3
の符号27で示す歪みなしにチップ上に所望の構造に対
する開口を正確に形成することができ、その後、ビア・
レジストの剥離を行う。ビアのアスペクト比は、ビアの
横方向の寸法がどんな寸法であっても、望み通り容易に
制御することができるSSQ層の厚さのみによって決ま
る。金属のブランケット層は、ビア・アパーチャ、なら
びに図2に関して上述した接続凹部22を容易に充填す
る。次いでブランケット金属層を任意の既知のプロセス
で平面化して、デュアル・ダマシン・プロセスに従って
接続およびビア構造60を完成することができる。平面
化プロセスは、薄い酸化物層16の任意の部分で停止す
ることができ、または任意の部分を貫通して行うことが
でき、また薄い酸化物層を完全に除去することもでき
る。
【0035】以上のことに鑑みて、本発明は、デュアル
・ダマシン・プロセスと、低誘電率のSSQ誘電体に対
して整合性のある構造を提供することがわかる。したが
って本発明は、容量性結合を増加させることなく堅固な
導体をより近接して配置することができ、したがって増
大する集積密度、高速化する信号伝搬速度、および増大
する雑音イミュニティをサポートする、構造および方法
を提供する。製造の歩留りが大きく損なわれる可能性の
あるプロセスを補う(beyond)追加のプロセス段階なし
で、かつ製造の歩留りが低く粗悪な構造をもたらすプロ
セスに比べて低減されたコストで本発明のプロセスを、
実施することができ、この構造を形成することができ
る。上記で論じたシルセスキオキサン材料とレジスト現
像剤の相互作用に対する適用を超えて、本発明の方法
は、他の形の保護が実用的または経済的に利用可能では
ないときに、多くのまたは少なくとも選択された材料に
対して不活性の保護表面カバーを提供するために適用す
ることができる。本発明によるプロセスは、多層デュア
ル・ダマシン構造を形成するために、または単一層を3
回以上別々にパターン化するために、またはその組合せ
を行うために、随意に繰り返すことができる。
・ダマシン・プロセスと、低誘電率のSSQ誘電体に対
して整合性のある構造を提供することがわかる。したが
って本発明は、容量性結合を増加させることなく堅固な
導体をより近接して配置することができ、したがって増
大する集積密度、高速化する信号伝搬速度、および増大
する雑音イミュニティをサポートする、構造および方法
を提供する。製造の歩留りが大きく損なわれる可能性の
あるプロセスを補う(beyond)追加のプロセス段階なし
で、かつ製造の歩留りが低く粗悪な構造をもたらすプロ
セスに比べて低減されたコストで本発明のプロセスを、
実施することができ、この構造を形成することができ
る。上記で論じたシルセスキオキサン材料とレジスト現
像剤の相互作用に対する適用を超えて、本発明の方法
は、他の形の保護が実用的または経済的に利用可能では
ないときに、多くのまたは少なくとも選択された材料に
対して不活性の保護表面カバーを提供するために適用す
ることができる。本発明によるプロセスは、多層デュア
ル・ダマシン構造を形成するために、または単一層を3
回以上別々にパターン化するために、またはその組合せ
を行うために、随意に繰り返すことができる。
【0036】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0037】(1)材料の表面上にレジスト・パターン
を形成する段階と、前記材料を除去するときに前記材料
の露出表面に中間材料組成物を形成しながら前記レジス
ト・パターンに従って前記材料の一部分を除去する段階
とを含み、前記中間材料は、選択された材料に対して実
質的に非反応性であり、さらに、前記中間材料の表面上
に別のレジスト・パターンを形成する段階と、前記別の
レジスト・パターンに従って、前記中間材料の一部分お
よび前記材料の別の部分を除去する段階とを含む方法。 (2)前記材料がシルセスキオキサン材料である上記
(1)に記載の方法。 (3)前記材料の一部分を除去する段階が、酸素プラズ
マによるレジスト剥離を含む上記(1)または(2)に
記載の方法。 (4)前記材料の一部分を除去する前記段階が、フルオ
ロカーボンによる反応性イオン・エッチングを含む上記
(1)または(2)に記載の方法。 (5)前記シルセスキオキサン材料が、水素シルセスキ
オキサンとメチルシルセスキオキサンを含む群から選択
された材料である上記(2)に記載の方法。 (6)シルセスキオキサン材料層と、前記シルセスキオ
キサン材料の表面の溝に形成されたダマシン導体と、前
記シルセスキオキサン材料を貫通して延び、前記ダマシ
ン導体の下の前記溝内に位置するビアと、前記溝内の前
記シルセスキオキサン材料上の酸化表面とを組み合わせ
て含む半導体デバイス。 (7)前記シルセスキオキサン材料が、水素シルセスキ
オキサンとメチルシルセスキオキサンからなる群から選
択される上記(6)に記載の半導体デバイス。 (8)材料の表面上にレジスト・パターンを形成する段
階と、前記材料を除去するときに前記材料の露出表面に
中間材料組成物を形成しながら前記レジスト・パターン
に従って前記材料の一部分を除去する段階とを含み、前
記中間材料は、選択された材料に対して実質的に非反応
性であり、さらに、前記中間材料の表面上に別のレジス
ト・パターンを形成する段階と、前記別のレジスト・パ
ターンに従って、前記中間材料の一部分および前記材料
の別の部分を除去する段階とを含む方法によって形成さ
れた半導体デバイス。 (9)前記材料がシルセスキオキサン材料である上記
(8)に記載の半導体デバイス。 (10)前記材料の一部分を除去する前記段階が、酸素
プラズマによるレジスト剥離およびフルオロカーボンに
よる反応性イオン・エッチングからなる群から選択され
るプロセスを含む、上記(8)または(9)に記載の半
導体デバイス。
を形成する段階と、前記材料を除去するときに前記材料
の露出表面に中間材料組成物を形成しながら前記レジス
ト・パターンに従って前記材料の一部分を除去する段階
とを含み、前記中間材料は、選択された材料に対して実
質的に非反応性であり、さらに、前記中間材料の表面上
に別のレジスト・パターンを形成する段階と、前記別の
レジスト・パターンに従って、前記中間材料の一部分お
よび前記材料の別の部分を除去する段階とを含む方法。 (2)前記材料がシルセスキオキサン材料である上記
(1)に記載の方法。 (3)前記材料の一部分を除去する段階が、酸素プラズ
マによるレジスト剥離を含む上記(1)または(2)に
記載の方法。 (4)前記材料の一部分を除去する前記段階が、フルオ
ロカーボンによる反応性イオン・エッチングを含む上記
(1)または(2)に記載の方法。 (5)前記シルセスキオキサン材料が、水素シルセスキ
オキサンとメチルシルセスキオキサンを含む群から選択
された材料である上記(2)に記載の方法。 (6)シルセスキオキサン材料層と、前記シルセスキオ
キサン材料の表面の溝に形成されたダマシン導体と、前
記シルセスキオキサン材料を貫通して延び、前記ダマシ
ン導体の下の前記溝内に位置するビアと、前記溝内の前
記シルセスキオキサン材料上の酸化表面とを組み合わせ
て含む半導体デバイス。 (7)前記シルセスキオキサン材料が、水素シルセスキ
オキサンとメチルシルセスキオキサンからなる群から選
択される上記(6)に記載の半導体デバイス。 (8)材料の表面上にレジスト・パターンを形成する段
階と、前記材料を除去するときに前記材料の露出表面に
中間材料組成物を形成しながら前記レジスト・パターン
に従って前記材料の一部分を除去する段階とを含み、前
記中間材料は、選択された材料に対して実質的に非反応
性であり、さらに、前記中間材料の表面上に別のレジス
ト・パターンを形成する段階と、前記別のレジスト・パ
ターンに従って、前記中間材料の一部分および前記材料
の別の部分を除去する段階とを含む方法によって形成さ
れた半導体デバイス。 (9)前記材料がシルセスキオキサン材料である上記
(8)に記載の半導体デバイス。 (10)前記材料の一部分を除去する前記段階が、酸素
プラズマによるレジスト剥離およびフルオロカーボンに
よる反応性イオン・エッチングからなる群から選択され
るプロセスを含む、上記(8)または(9)に記載の半
導体デバイス。
【図1】デュアル・ダマシン・プロセスの初期段階を示
す、集積回路チップの一部分の断面図である。
す、集積回路チップの一部分の断面図である。
【図2】デュアル・ダマシン・プロセスの初期段階を示
す、集積回路チップの一部分の断面図である。
す、集積回路チップの一部分の断面図である。
【図3】本発明を用いないレジスト現像の効果を示す、
デュアル・ダマシン・プロセスでの集積回路チップの一
部分に関するビア・レジスト処理の断面図である。
デュアル・ダマシン・プロセスでの集積回路チップの一
部分に関するビア・レジスト処理の断面図である。
【図4】本発明の実施およびそれによって実現されるS
SQ誘電体の保護を示す、集積回路チップの一部分の断
面図である。
SQ誘電体の保護を示す、集積回路チップの一部分の断
面図である。
【図5】本発明の実施およびそれによって実現されるS
SQ誘電体の保護を示す、集積回路チップの一部分の断
面図である。
SQ誘電体の保護を示す、集積回路チップの一部分の断
面図である。
【図6】本発明による完成したダマシン導体およびビア
の断面図である。
の断面図である。
12 チップ
14 SSQ層
16 薄い酸化物層
18 レジスト・パターン
22 接続凹部
40 保護酸化物被膜
50 ビア・レジスト
52 開口
60 ビア構造
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI
H01L 21/90 S
(72)発明者 スチーブン・イー・グレコ
アメリカ合衆国12540 ニューヨーク州
ラグランジェヴィル ハードン・ドライ
ブ 77
(72)発明者 ジョン・ピー・ハメル
アメリカ合衆国12540 ニューヨーク州
ミルブロック キラーン・ロード
(72)発明者 ジョイス・リュウ
アメリカ合衆国12533 ニューヨーク州
ホープウェル・ジャンクション チェル
シー・コーヴ・ドライブ・サウス 1007
(72)発明者 ヴィンセント・ジェイ・マックガヘイ
アメリカ合衆国12603 ニューヨーク州
ポーキーブシー イェイツ・ブルーバー
ド 5
(72)発明者 レベッカ・ミー
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・ホールズ ロビン・レ
ーン 17
(72)発明者 カマレシュ・スリヴァスタヴァ
アメリカ合衆国12590 ニューヨーク州
ワッピンガーズ・フォールズ シーフ・
ロード 163
(56)参考文献 特開2000−114368(JP,A)
特開2000−243749(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/768
H01L 21/3065
H01L 21/312
Claims (10)
- 【請求項1】材料の表面上にレジスト・パターンを形成
する段階と、 前記材料を除去するときに前記材料の露出表面に中間材
料組成物を形成しながら前記レジスト・パターンに従っ
て前記材料の一部分を除去する段階とを含み、前記中間
材料は、選択された材料に対して非反応性であり、さら
に、 前記中間材料の表面上に別のレジスト・パターンを形成
する段階と、 前記別のレジスト・パターンに従って、前記中間材料の
一部分および前記材料の別の部分を除去する段階とを含
む方法。 - 【請求項2】前記材料がシルセスキオキサン材料である
請求項1に記載の方法。 - 【請求項3】前記材料の一部分を除去する段階が、酸素
プラズマによるレジスト剥離を含む請求項1または2に
記載の方法。 - 【請求項4】前記材料の一部分を除去する前記段階が、
フルオロカーボンによる反応性イオン・エッチングを含
む請求項1または2に記載の方法。 - 【請求項5】前記シルセスキオキサン材料が、水素シル
セスキオキサンとメチルシルセスキオキサンを含む群か
ら選択された材料である請求項2に記載の方法。 - 【請求項6】半導体デバイスにおいて、 シルセスキオキサン材料層と、 前記シルセスキオキサン材料の表面の溝に形成されたダ
マシン導体と、 前記シルセスキオキサン材料を貫通して延び、前記ダマ
シン導体の下の前記溝内に位置するビアと、 前記溝内の前記シルセスキオキサン材料上の酸化表面で
あって、前記半導体デバイスの形成過程において、前記
シルセスキオキサン材料上に配置されるレジス ト・パタ
ーンを除去するための材料に対して非反応性の、前記酸
化表面とを組み合わせて含む前記半導体デバイス。 - 【請求項7】前記シルセスキオキサン材料が、水素シル
セスキオキサンとメチルシルセスキオキサンからなる群
から選択される請求項6に記載の半導体デバイス。 - 【請求項8】材料の表面上にレジスト・パターンを形成
する段階と、 前記材料を除去するときに前記材料の露出表面に中間材
料組成物を形成しながら前記レジスト・パターンに従っ
て前記材料の一部分を除去する段階とを含み、前記中間
材料は、選択された材料に対して非反応性であり、さら
に、 前記中間材料の表面上に別のレジスト・パターンを形成
する段階と、 前記別のレジスト・パターンに従って、前記中間材料の
一部分および前記材料の別の部分を除去する段階とを含
む方法によって形成された半導体デバイス。 - 【請求項9】前記材料がシルセスキオキサン材料である
請求項8に記載の半導体デバイス。 - 【請求項10】前記材料の一部分を除去する前記段階
が、酸素プラズマによるレジスト剥離およびフルオロカ
ーボンによる反応性イオン・エッチングからなる群から
選択されるプロセスを含む、請求項8または9に記載の
半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/311,470 US6329280B1 (en) | 1999-05-13 | 1999-05-13 | Interim oxidation of silsesquioxane dielectric for dual damascene process |
US09/311470 | 1999-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001024060A JP2001024060A (ja) | 2001-01-26 |
JP3393845B2 true JP3393845B2 (ja) | 2003-04-07 |
Family
ID=23207017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000139087A Expired - Fee Related JP3393845B2 (ja) | 1999-05-13 | 2000-05-11 | デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6329280B1 (ja) |
JP (1) | JP3393845B2 (ja) |
KR (1) | KR100432232B1 (ja) |
TW (1) | TW479313B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060263531A1 (en) * | 2003-12-18 | 2006-11-23 | Lichtenhan Joseph D | Polyhedral oligomeric silsesquioxanes as glass forming coatings |
US6677680B2 (en) * | 2001-02-28 | 2004-01-13 | International Business Machines Corporation | Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials |
US6537908B2 (en) * | 2001-02-28 | 2003-03-25 | International Business Machines Corporation | Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask |
US6919266B2 (en) * | 2001-07-24 | 2005-07-19 | Micron Technology, Inc. | Copper technology for ULSI metallization |
US20030155657A1 (en) * | 2002-02-14 | 2003-08-21 | Nec Electronics Corporation | Manufacturing method of semiconductor device |
TW200401816A (en) * | 2002-06-03 | 2004-02-01 | Shipley Co Llc | Electronic device manufacture |
SE521977C2 (sv) * | 2002-06-20 | 2003-12-23 | Mobile Media Group Stockholm A | Metod och apparat för att formatera en webbtjänst |
DE10260615B4 (de) * | 2002-12-23 | 2009-01-29 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Verringern der Lackvergiftung bei der Herstellung einer Metallisierungsschicht mit einem Dielektrikum mit kleinem ε |
JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
KR100779793B1 (ko) * | 2003-08-12 | 2007-11-27 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
WO2005060671A2 (en) * | 2003-12-18 | 2005-07-07 | Hybrid Plastics Llp | Polyhedral oligomeric silsesquioxanes and metallized polyhedral oligomeric silsesquioxanes as coatings, composites and additives |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5087591A (en) | 1985-01-22 | 1992-02-11 | Texas Instruments Incorporated | Contact etch process |
US5085893A (en) | 1989-07-28 | 1992-02-04 | Dow Corning Corporation | Process for forming a coating on a substrate using a silsesquioxane resin |
US5300813A (en) | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
US5612254A (en) | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5472913A (en) | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
US5521406A (en) | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
US5530293A (en) | 1994-11-28 | 1996-06-25 | International Business Machines Corporation | Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits |
US5656543A (en) | 1995-02-03 | 1997-08-12 | National Semiconductor Corporation | Fabrication of integrated circuits with borderless vias |
US5705430A (en) | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
JP3149739B2 (ja) | 1995-07-14 | 2001-03-26 | ヤマハ株式会社 | 多層配線形成法 |
JP3070450B2 (ja) | 1995-07-14 | 2000-07-31 | ヤマハ株式会社 | 多層配線形成法 |
KR970707571A (ko) | 1995-09-14 | 1997-12-01 | 이시마루 미키오 | 축소 치수용 다마스크 공정(damascene process for reduced feature size) |
US5714418A (en) | 1995-11-08 | 1998-02-03 | Intel Corporation | Diffusion barrier for electrical interconnects in an integrated circuit |
US5668054A (en) | 1996-01-11 | 1997-09-16 | United Microelectronics Corporation | Process for fabricating tantalum nitride diffusion barrier for copper matallization |
US5818111A (en) | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
JP3193335B2 (ja) * | 1997-12-12 | 2001-07-30 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5888309A (en) * | 1997-12-29 | 1999-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma |
US6197696B1 (en) * | 1998-03-26 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for forming interconnection structure |
US6025259A (en) * | 1998-07-02 | 2000-02-15 | Advanced Micro Devices, Inc. | Dual damascene process using high selectivity boundary layers |
TW374948B (en) * | 1998-07-28 | 1999-11-21 | United Microelectronics Corp | Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows |
US6136729A (en) * | 1998-08-12 | 2000-10-24 | Advanced Micro Devices, Inc. | Method for improving semiconductor dielectrics |
US6017817A (en) * | 1999-05-10 | 2000-01-25 | United Microelectronics Corp. | Method of fabricating dual damascene |
US6211063B1 (en) * | 1999-05-25 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned dual damascene structures |
US6348736B1 (en) * | 1999-10-29 | 2002-02-19 | International Business Machines Corporation | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process |
US6251753B1 (en) * | 1999-11-23 | 2001-06-26 | Ching-Fa Yeh | Method of sidewall capping for degradation-free damascene trenches of low dielectric constant dielectric by selective liquid-phase deposition |
-
1999
- 1999-05-13 US US09/311,470 patent/US6329280B1/en not_active Expired - Fee Related
-
2000
- 2000-03-04 TW TW089103887A patent/TW479313B/zh not_active IP Right Cessation
- 2000-04-29 KR KR10-2000-0023062A patent/KR100432232B1/ko not_active IP Right Cessation
- 2000-05-11 JP JP2000139087A patent/JP3393845B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-29 US US09/893,786 patent/US6479884B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20010014849A (ko) | 2001-02-26 |
JP2001024060A (ja) | 2001-01-26 |
TW479313B (en) | 2002-03-11 |
KR100432232B1 (ko) | 2004-05-20 |
US20010036739A1 (en) | 2001-11-01 |
US6329280B1 (en) | 2001-12-11 |
US6479884B2 (en) | 2002-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3245004B2 (ja) | 半導体製造方法、ゲート・スタック製造方法、及び半導体装置 | |
US6552432B2 (en) | Mask on a polymer having an opening width less than that of the opening in the polymer | |
US6221780B1 (en) | Dual damascene flowable oxide insulation structure and metallic barrier | |
JPH11168105A (ja) | 半導体集積回路の製造方法 | |
JP3393845B2 (ja) | デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化 | |
US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
US7071112B2 (en) | BARC shaping for improved fabrication of dual damascene integrated circuit features | |
US20030003715A1 (en) | Method for forming dual damascene line structure | |
US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
US6869879B1 (en) | Method for forming conductive interconnects | |
KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US6133133A (en) | Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component | |
CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
JPH0969495A (ja) | 半導体装置の製造方法 | |
KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100197535B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR100735479B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR20050069598A (ko) | 반도체 소자의 배선 제조 방법 | |
KR100421278B1 (ko) | 반도체소자의 제조방법 | |
KR19990029284A (ko) | 바이어를 형성하는 자기 정렬식 방법 | |
JPH05206294A (ja) | 集積回路用相互接続 | |
KR100414732B1 (ko) | 금속배선 형성 방법 | |
KR100831572B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR101068126B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |