CN1099132C - 形成半导体器件的隔离层的方法 - Google Patents
形成半导体器件的隔离层的方法 Download PDFInfo
- Publication number
- CN1099132C CN1099132C CN97110593A CN97110593A CN1099132C CN 1099132 C CN1099132 C CN 1099132C CN 97110593 A CN97110593 A CN 97110593A CN 97110593 A CN97110593 A CN 97110593A CN 1099132 C CN1099132 C CN 1099132C
- Authority
- CN
- China
- Prior art keywords
- layer
- nitration case
- substrate
- device isolation
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000006396 nitration reaction Methods 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 13
- 238000005260 corrosion Methods 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
一种形成半导体器件的隔离层的方法，该方法能防止用作隔离层的氧化层的异常生长，减少有源区应力的产生，从而提高器件的特性。形成包括衬底上的有源区和使有源区相互隔离的器件隔离区的半导体器件的隔离层的方法包括：在半导体衬底的有源区上形成氮化层；在器件隔离区的周边部分，在半导体衬底中形成预定深度的槽；以及用氮化物材料填充该槽，并进行场氧化工艺。
Description
本发明涉及一种半导体器件的隔离层，特别涉及一种能防止用作隔离层的氧化层的异常生长、减少有源区中应力的产生的形成半导体器件隔离层的方法，用于提高器件的特性。
下面将参照附图讨论形成半导体器件的隔离层的常规方法。
图1a-1f是表示形成半导体器件的隔离层的常规方法的各工艺步骤的剖面图。
常规方法利用借助氮化物侧壁的LOCOS(硅局部氧化)工艺形成隔离层。如图1a所示，在半导体衬底1上，形成基层氧化层2，其上淀积有第一氮化层3。
参见图1b，在第一氮化层3上涂敷光致抗蚀剂层，并构图，以便只除去器件隔离区上的光致抗蚀剂层。用其余的光致抗蚀剂层作掩模，腐蚀暴露的第一氮化层3和其下的基层氧化层2，然后除去用作掩模的其余光致抗蚀剂层。
参见图1c，在衬底1的暴露表面上，形成薄氧化层4a。然后，在包括薄氧化层4a的整个表面上淀积第二氮化层，并对它进行深腐蚀，由此在第一氮化层3的侧边上形成氮化物侧壁5。
参见图1d，用第一氮化层3和氮化物侧壁5作掩模，腐蚀暴露的薄氧化层4a和其下的衬底表面。
如图1e所示，氧化衬底1的暴露表面，形成另一薄氧化层4b，然后进行场离子注入工艺。此时，用薄氧化层4b来消除进行场离子注入工艺时在衬底1中产生的应力。随后，用第一氮化层3和氮化物侧壁5作掩模，进行场氧化工艺，由此形成场氧化层6。然后，除去第一氮化层3、氮化物侧壁5和基层氧化层2。
在根据上述方法形成器件隔离层的工艺中，借助氮化物侧壁5来进行LOCOS工艺。为了防止场氧化层6的异常生长，例如，产生鸟嘴，要腐蚀场氧化区里的衬底1。
在与上述工艺相同的腐蚀工艺中，在衬底1中形成一槽，并进行场氧化工艺。如图1f所示，在场氧化层6的周边部分和衬底1之间产生了台阶覆盖。
因此，由第一场掩模限定的有源区可以防止场氧化层的异常生长。
在常规方法中，所限定的有源区可以防止隔离层的场氧化层的异常生长。但是，由于形成的场氧化层的周边部分处于比衬底的表面位置低的位置，所以穿越场氧化层的周边部分的栅线会在接下来的步骤中产生台阶覆盖，因而会影响器件的特性。
台阶覆盖的产生影响了器件的平面化，所以也就影响了金属布线。而且，由于场氧化层的周边部分在比衬底表面低的部位形成，所以该周边部分会导致工艺容差的减小，因而难以加工处理。另外，由于在场氧化工艺中氮化物侧壁延向上伸至衬底的侧边，衬底要承受很大应力，因而会使器件的电特性退化。
因此，本发明的目的是提供一种形成半导体器件的隔离层的方法，该方法通过防止用作隔离层的氧化层的异常生长，消除有源区中产生的应力，并消除台阶覆盖效应，提高工艺裕度，从而提高器件的特性，解决现有技术中所存在的局限性和缺陷问题。
为实现上述目的，本发明提供一种形成半导体器件的隔离层的方法，包括以下步骤：在半导体基底上依次形成一基层氧化层和一第一氮化层；选择性腐蚀该第一氮化层和该基层氧化层，以暴露对应于器件隔离区的半导体基底部分；在具有有源区的器件隔离区的周边部分，在半导体衬底中形成槽；在对应于器件隔离区和槽的基底表面上形成氧化层；在器件隔离区执行场离子注入工艺；在包括注入了场离子的区域的整个表面上形成第二氮化层；深腐蚀该第二氮化层，以在第一氮化层的侧部形成氮化物侧壁；执行场氧化工艺，以形成一第一场氧化层；去除第一氮化层、氮化物侧壁、以及第一氮化层之下的基层氧化层；以及形成一第二场氧化层，以完全填满所述槽。
通过以下参照各附图的详细说明，会更容易地理解本发明的这些和各其它目的、特点和优点，其中：
图1a-1f表示形成半导体器件的隔离层的常规方法各步骤的剖面图；
图2a-2j是表示本发明的优选实施例形成半导体器件隔离层的方法的剖面图。
下面将参照各附图所示的实例详细说明本发明的优选实施例。
图2a-2f是示出了根据本发明的优选实施例形成半导体器件隔离层的方法。
首先，参见图2a，在半导体衬底20上，形成基层氧化层21，在其上淀积有第一氮化层22。
接着，参见图2b，选择地腐蚀器件隔离区上的第一氮化层22和基层氧化层21，直到露出衬底20的表面为止，由此形成一槽。然后，在包括露出的衬底20的第一氮化层22的整个表面上形成多晶硅层23。
随后，在多晶硅层23上形成SOG层24，然后进行深腐蚀，只留下槽中的SOG层24，如图2c所示。
在形成槽的器件隔离区之上的周边部分，腐蚀衬底20预定深度的方法有两种。
一种方法是，用SOG层24和第一氮化层22作掩模，腐蚀暴露的多晶硅层23，以暴露衬底20，如图2d所示。接着，除去SOG层24，然后，深腐蚀暴露的多晶硅层23和衬底20，在衬底20中形成槽，如图2e和2f所示。
另一方法参见图2d′，是用SOG层24作掩模，腐蚀暴露的多晶硅层23，暴露第一氮化层22。然后，用暴露的第一氮化层22和SOG层24作掩模，以预定深度腐蚀暴露的多晶硅层23和衬底。接着，除去其余的SOG层24和多晶硅层23，如图2e′和2f所示。
按上述两方法的任一种，如图2f所示，在器件隔离区的周边部分，在衬底20中形成预定深度的槽，然后在包括该槽的衬底20表面上形成薄氧化层25。
接着，在器件隔离区上进行场离子注入工艺，然后在包括器件隔离区的整个表面上形成第二氮化层26。
参见图2h，深腐蚀第二氮化层26，以便在第一氮化层22的侧边上形成氮化物侧壁27。
参见图2i，用第一氮化层22和氮化物侧壁27作掩模，进行场氧化工艺，形成第一场氧化层28。然后除去第一氮化层22、氮化物侧壁27以及第一氮化层22下的基层氧化层21。
参见图2j，用化学汽相淀积(CVD)法，在包括除去了氮化物侧壁27的槽部分的整个表面上形成氧化层。然后深腐蚀氧化层，以形成第二场氧化层29，掩埋槽部分。
总之，腐蚀器件隔离区的周边部分的衬底20预定深度，然后在腐蚀部分上形成氮化物侧壁27。接着，用氮化物侧壁27作掩模进行场氧化工艺。
本发明的方法有以下优点。
首先，它可以防止由于场氧化工艺期间O2进入有源区而形成比衬底表面低的器件隔离区的周边部分。
第二，可以消除在槽侧边产生的应力，所以可以防止槽的侧边充当漏电流的源。
第三，可以防止鸟嘴的产生，所以关于基层氧化层厚的工艺容差增大。
显然，在不脱离本发明的精神实质或范围的情况下，本领域的普通技术人员可以针对本发明作出各种改型和变化。但是，本发明将覆盖这些会落入权利要求书及其延伸的范围内的改型和变化。
Claims (4)
1.一种形成半导体器件的隔离层的方法，包括以下步骤：
在半导体基底上依次形成一基层氧化层和一第一氮化层；
选择性腐蚀该第一氮化层和该基层氧化层，以暴露对应于器件隔离区的半导体基底部分；
在具有有源区的器件隔离区的周边部分，在半导体衬底中形成槽；
在对应于器件隔离区和槽的基底表面上形成氧化层；
在器件隔离区执行场离子注入工艺；
在包括注入了场离子的区域的整个表面上形成第二氮化层；
深腐蚀该第二氮化层，以在第一氮化层的侧部形成氮化物侧壁；
执行场氧化工艺，以形成一第一场氧化层；
去除第一氮化层、氮化物侧壁、以及第一氮化层之下的基层氧化层；以及
形成一第二场氧化层，以完全填满所述槽。
2.根据权利要求1所述的方法，其特征在于，形成槽的步骤包括：
在包括暴露基底的第一氮化层的整个表面上依次形成多晶硅层和SOG层；
深腐蚀SOG层以去除除了器件隔离区之上的SOG层，暴露部分多晶硅层；
以SOG层和第一氮化层为掩模，腐蚀多晶硅层的暴露部分，并暴露部分基底；以及
去除SOG层并深腐蚀暴露的多晶硅层和基底，以在基底上形成槽。
3.根据权利要求1所述的方法，其特征在于，形成槽的步骤包括：
在包括暴露基底的第一氮化层的整个表面上依次形成多晶硅层和SOG层；
深腐蚀SOG层以去除除了器件隔离区之上的SOG层，暴露部分多晶硅层；
用保留在器件隔离区之上的SOG层和第一氮化硅为掩模，腐蚀暴露的多晶硅层和基底至一预定的深度；以及
去除SOG层和其下的多晶硅层。
4.根据权利要求1、2或3所述的方法，其特征在于，形成第二场氧化层的步骤包括：
利用化学气相沉积法在包括槽的整个表面上形成氧化层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR52218/1996 | 1996-11-06 | ||
| KR1019960052218A KR100223907B1 (ko) | 1996-11-06 | 1996-11-06 | 반도체 소자의 격리층 형성 방법 |
| KR52218/96 | 1996-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1181623A CN1181623A (zh) | 1998-05-13 |
| CN1099132C true CN1099132C (zh) | 2003-01-15 |
Family
ID=19480905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97110593A Expired - Fee Related CN1099132C (zh) | 1996-11-06 | 1997-04-22 | 形成半导体器件的隔离层的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5960301A (zh) |
| JP (1) | JP2939538B2 (zh) |
| KR (1) | KR100223907B1 (zh) |
| CN (1) | CN1099132C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1230677A1 (en) * | 2000-08-21 | 2002-08-14 | Koninklijke Philips Electronics N.V. | Process for forming shallow isolating regions in an integrated circuit and an integrated circuit thus formed |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432118A (en) * | 1994-06-28 | 1995-07-11 | Motorola, Inc. | Process for forming field isolation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267448A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | 半導体装置の素子分離方法 |
| JPH05275528A (ja) * | 1992-03-27 | 1993-10-22 | Sharp Corp | 素子分離領域の形成方法 |
-
1996
- 1996-11-06 KR KR1019960052218A patent/KR100223907B1/ko not_active IP Right Cessation
-
1997
- 1997-04-16 US US08/829,473 patent/US5960301A/en not_active Expired - Lifetime
- 1997-04-22 CN CN97110593A patent/CN1099132C/zh not_active Expired - Fee Related
- 1997-09-10 JP JP9245096A patent/JP2939538B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432118A (en) * | 1994-06-28 | 1995-07-11 | Motorola, Inc. | Process for forming field isolation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223907B1 (ko) | 1999-10-15 |
| KR19980034230A (ko) | 1998-08-05 |
| CN1181623A (zh) | 1998-05-13 |
| JPH10144680A (ja) | 1998-05-29 |
| US5960301A (en) | 1999-09-28 |
| JP2939538B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660389B1 (en) | Method of manufacturing semiconductor devices having element separating regions | |
| US4897365A (en) | Reduced-beak planox process for the formation of integrated electronic components | |
| CN1230020A (zh) | 浅沟槽隔离方法 | |
| CN1075242C (zh) | Soi基片及其制造方法 | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| CN1097306C (zh) | 形成半导体器件的场区的方法 | |
| CN1099132C (zh) | 形成半导体器件的隔离层的方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| CN1121064C (zh) | 制造半导体器件的方法 | |
| CN1291475C (zh) | 浅沟渠隔离区的制造方法 | |
| CN1107975C (zh) | 半导体器件的隔离区的制造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
| US6171938B1 (en) | Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening | |
| CN1700419A (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
| US5930649A (en) | Method of forming device isolating layer of semiconductor device | |
| KR950011984B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR0123843B1 (ko) | 반도체소자의 제조방법 | |
| CN1254852C (zh) | 制作电绝缘层的方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100257062B1 (ko) | 플러그 형성방법 | |
| KR20000021278A (ko) | 트렌치 소자 분리 방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000021301A (ko) | 트렌치 아이솔레이션 형성 방법 | |
| CN1241247C (zh) | 形成浅沟渠隔离的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030115 Termination date: 20130422 |