CN1051401C - 一种形成薄和厚金属层的方法 - Google Patents

一种形成薄和厚金属层的方法 Download PDF

Info

Publication number
CN1051401C
CN1051401C CN94119100A CN94119100A CN1051401C CN 1051401 C CN1051401 C CN 1051401C CN 94119100 A CN94119100 A CN 94119100A CN 94119100 A CN94119100 A CN 94119100A CN 1051401 C CN1051401 C CN 1051401C
Authority
CN
China
Prior art keywords
metal
thickness
layer
metal layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94119100A
Other languages
English (en)
Other versions
CN1108003A (zh
Inventor
J·希门尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of CN1108003A publication Critical patent/CN1108003A/zh
Application granted granted Critical
Publication of CN1051401C publication Critical patent/CN1051401C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本方法在衬底上形成第一种厚度的第一金属区和第二种厚度的第二金属区，其中第二种厚度大于第一种厚度。该方法包括下面步骤：淀积第一种厚度的第一金属层；淀积相对于第一金属层可选择性蚀刻的材料的屏蔽层，沿确定第一金属区轮廓光刻屏蔽层；淀积第二金属层；沿确定第二金属区的轮廓形成一层保护层；蚀刻第一和第二金属层。

Description

一种形成薄和厚金属层的方法
本发明涉及半导体器件的制造，特别涉及所谓的“智能功率”器件的制造，此种器件包括通常是垂直MOS晶体管的功率元件和在同一硅片的控制逻辑部分。
为生产这种器件，必须结合应用功率和逻辑线路的技术，尤其牵涉到由金属化层形成的各种连接尺寸的巨大差别。事实上，器件逻辑部分的金属化层密度必须很高。技术上，这就要求金属化层特别薄，其原则是金属化层的厚度比之半宽要小。由于逻辑线路传导较小的相应于逻辑信号的电流，其金属化层不会因此而造成大的损伤。而元件功率部分的金属化层传导电流高，相应地，它必须较逻辑部分的宽且厚。
现有技术中，提出了各种技术用以形成“薄”和“厚”金属化层，并尽可能减少形成步骤。应注意到即使提到“厚”金属化层，本发明还是涉及到薄层技术，即“厚”金属化层的厚度在1-4μm范围，通常为2-3μm，而所谓的薄金属化层具有小于1μm的厚度。
图1A-1D示意说明在现有技术中形成金属化层的连续步骤的方法，它们为剖面图。
图1A表示基片1，通常是硅基片，在其内形成了理想的扩散结构，并且局部覆盖有绝缘层、栅区等，在基片1中淀积了由导电金属材料形成的第一金属层2。第一金属层2的厚度是由形成器件的逻辑部分的电连接来设计的。在第一金属层2上淀积了由感光材料制成的层3，它是用来光刻的，以下称为保护层。第一金属层3仅形成于基本对应于在后续步骤要形成希望的薄和厚的连接的位置。
如图1B所示，光刻步骤形成对应于器件逻辑部分连接的第一金属区M1-1和M1-2，和对应于功率部分连接的第二金属区M1-10。然后，在第一金属区M1-1和M1-2外覆盖一层保护层5。保护层5具有一个开口6，它对应于第二金属区M1-10。层5中的开口6是通过形成的抗蚀淀积和光刻来形成的。
图1C中，第二金属层7和第二保护层8淀积于衬底1上，第二保护层8形成于基本对应第二金属区M1-10的位置。
图1D示出蚀刻第二金属层7后的结构情形。可以看到第二金属层M2-10仍处于对应第一金属层M1-10的位置之上。
以上表明，这种方法包括包含三次光刻，第一次光刻针对第一金属层2，第二次光刻针对保护层5，第三次光刻针对第二金属层7。众所周知，光刻是相当困难和耗时间的；还有一缺点就是，如果要求保留保护层材料到最后步骤，则它必须是绝缘材料，故图1D中层5的材料只能从有限几种材料中选择，图示方法的另一缺点是，由于屏蔽位置不准确，第二金属化层不能正好覆盖住第一金属化层。图1D还可看出，保护层5还会稍为盖住M1-10附近第一金属化层的周边。另一方面，如果要除掉保护层5还会有别的问题，因为金属区M1-10和M2-10的周边将会遭到侧面的再蚀刻。
为减少光刻操作的次数，现有技术中亦提出通过蚀刻和除底层而去层的，但这些步骤工业控制很困难，还带来污染。
本发明的目的是解决以上问题。
本发明的第一个目的是提供一个制备薄和厚金属化层的方法，此方法并不使原有过程复杂化，但却减少了光刻次数。
另一个目标是提供一种使第二层金属化层非常好地迭合到第一层上并互相一致形成厚区的方法。
为达到这两个目的，本发明提供一种在衬底上形成具有第一种厚度的第一金属区，和具有第二种厚度的第二金属区，且第二厚度比第一厚度大的方法。该方法包含以下步骤：在衬底上淀积第一种厚度的第一金属层；选用相对于第一金属层选择性可蚀刻的材料淀积形成一屏蔽层；按确定第一金属区的轮廓光刻屏蔽层；淀积第二金属层；沿确定第二金属区的轮廓生成一保护层；光刻第一和第二金属层；这样，具有第一种厚度的第一金属区通过用一屏蔽层覆盖第一金属层而形成，而具有第二种厚度的第二金属区是由保护层覆盖第一、二层金属的迭合形成的。
按本发明的一个实施方案，蚀刻步骤采用了反应离子蚀刻。
按本发明的一个实施方案，选用SiO2或钨作为屏蔽材料。
按本发明的一个实施方案，淀积第一、二金属层的步骤包括从由Al，Al-Ti，Al-Cu，Al-Si，Al-Ti-Si，以及Al-Cu-Si组成的材料组中选择每层的组份。
按本发明的一个实施方案，淀积第二金属层的步骤包含生成第二种厚度比第一金属层的第一种厚度厚的第二金属层。
按本发明的一个实施方案，第一金属层制成厚度约小于1μm，而第二金属层制成具有约2～3μm的第二种厚度。
结合附图和本发明的下面详细描述，可清楚看出本发明的上述和其它目的、特性、优点等各方面。
图中相同的参考代码代表相同的元件：
图1A-1D表示按现有技术方法的连续步骤的结构的剖视图。
图2A-2D表示按本发明的一个实施方案的方法连续步骤的结构的剖视图。
据图2A中所示的本发明的方法，第一金属层2淀积于衬底1上，由相对于金属可选择性蚀刻的材料制成的屏蔽层11淀积于衬底1和第一金属层2上。其后再淀积第一保护层13，对第一保护层13屏蔽和蚀刻，以便只在需要形成金属化层的第一区的上方留有保护区。
如图2B所示，进行蚀刻操作到在屏蔽层11上剩下预定的屏蔽区11-1和11-2。屏蔽区11-1和11-2处于要求有金属化层的区域之上，这一步刻蚀不影响第一金属层2。
图2C所示，第二金属层7(与第一金属层相容但不必要完全一样)淀积于基片1上。保护层14淀积于第二金属层7中要求形成厚保护层的第二区。然后作一次蚀刻，使用在不影响屏蔽层11上的屏蔽区11-1和11-2的前提下蚀刻第一、二金属层的方法。
图2D的结构是通过蚀刻保护层14后得到的，蚀刻过程同时产生薄金属区M1-1和M1-2，以及由对应于第一、二金属淀积区迭加产生的厚金属区M1-10和M2-10。
这种方法的优点是比蚀刻三次的现有技术中少蚀刻一次。
本发明的另一个优点是两金属层相互一致的迭合形成一厚金属化层，而没有在其界面区的周围产生绝缘层5(参见图1D)。
屏蔽层11的材料必须是相对于金属层2和7可选择性蚀刻的。一般讲，用于半导体金属化层的金属层可以包括铝，如需要的话，可用铝与铜或钛等的金属合金，也可是以上金属与硅的合金。这样，这些金属化层可由Al，Al-Ti，Al-Cu，Al-Si，Al-Cu-Si，Al-Ti-Si等组成。而且，为获得垂直开口，可用传统的反应离子蚀刻(RIE)或等离子体增强反应离子蚀刻(PERIE)方法。在这些方法中，上面提到的材料在氯等离子体存在下受到刻蚀(比如氯或氯化硼)。因此屏蔽层11的材料须从能被湿性蚀刻(wetetching)或离子反应蚀刻的材料中挑选，但在含氟等离子体，如CF4或SF6等离子体时，应考虑到这些含氟等离子体不适合于蚀刻以上普通金属层。
屏蔽层11的材料可以是绝缘材料如氧化硅或高熔点材料如钨。由于金属化层M1-1和M1-2在最后一步被这种材料的屏蔽区11-1和11-2覆盖，绝缘材料和导电材料的选择，决定于元件制造的后续步骤。
习惯上，屏蔽层11厚度约0.1～0.3μm，第一金属层2厚度小于1μm，第二金属层7厚度在约2～3μm的范围内。
第一、二金属层2和7可用同一材料，也可用不同的材料制成。第一金属层2的材料须选择与底层粘接良好并与将建立接触的衬底的单晶硅或多晶硅有良好的欧姆接触。
应当注意，本发明的方法提供的连续步骤，特别是最后的蚀刻步骤、与检测蚀刻结束的传统方法相容。更一般地说，对于本领域熟练技术人员都很清楚，在不背离本发明范围和精神的前提下可对上述公开的优选实施方案进行各种改变。更具体地说，这些改变涉及层的尺寸和所用的材料，以及蚀刻的模式。
在描述了本发明的一个特定实施方案以后，对本领域的熟练技术人员来说，可以很容易想出各种替换、改变和改进。这些替换，改变和改进都确定为本公开的一部分，并确定在本发明的精神和范围内。因此，上面描述仅仅是示范性的，并不确定为限制本发明。本发明限制在下面主权项和从属权项确定的范围内。

Claims (8)

1.一种形成薄和厚金属层的方法，它在衬底上形成第一种厚度的第一金属区(M1-1，M1-2)及比第一种厚度厚的第二种厚度的第二金属区(M1-10，M2-10)，包括以下步骤：
淀积第一种厚度的第一金属层(2)；
淀积相对于第一种金属层可选择性蚀刻的材料的屏蔽层(11)；
沿第一区轮廓光刻上述的材料；
淀积第二金属层(7)；
沿第二区轮廓形成保护层(14)；以及
蚀刻所述第一和第二金属层，
因此，在用上述材料覆盖的位置保留了第一种厚度的第一层，和在第二金属层和第一金属层的迭合处中对应于用所述保护层覆盖的位置保留了第二种厚度的第二层。
2.一种如权利要求1的方法，其中的金属通过反应离子蚀刻法而蚀刻。
3.一种如权利要求1的方法，其中所述材料是SiO2。
4.一种如权利要求1的方法，其中所述材料是钨。
5.一种如权利要求1的方法，其中各金属层的组份自由Al、Al-Ti，Al-Cu，Al-Si，Al-Ti-Si和Al-Cu-Si组成的材料组。
6.一种如权利要求1的方法，其中第二金属层(7)厚于第一层(2)。
7.一种如权利要求6的方法，其中第一金属层的厚度小于1μm。
8.一种如权利要求6的方法，其中第二金属层厚度为2～3μm。
CN94119100A 1993-12-03 1994-12-01 一种形成薄和厚金属层的方法 Expired - Fee Related CN1051401C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9314744 1993-12-03
FR9314744A FR2713397B1 (fr) 1993-12-03 1993-12-03 Procédé de formation de couches métalliques minces et épaisses.

Publications (2)

Publication Number Publication Date
CN1108003A CN1108003A (zh) 1995-09-06
CN1051401C true CN1051401C (zh) 2000-04-12

Family

ID=9453711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94119100A Expired - Fee Related CN1051401C (zh) 1993-12-03 1994-12-01 一种形成薄和厚金属层的方法

Country Status (6)

Country Link
US (1) US5543358A (zh)
EP (1) EP0658931B1 (zh)
JP (1) JP2573912B2 (zh)
CN (1) CN1051401C (zh)
DE (1) DE69408567T2 (zh)
FR (1) FR2713397B1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060606A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속배선 형성 방법
US6828230B2 (en) 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
WO2003005577A1 (fr) * 2001-07-02 2003-01-16 Matsushita Electric Industrial Co., Ltd. Procede de production de dispositifs de traitement des ondes acoustiques de surface
DK200101287A (da) * 2001-08-31 2003-03-01 Bang & Olufsen As Udlæsningsenhed og fremgangsmåde til dens fremstilling
US20040192059A1 (en) * 2003-03-28 2004-09-30 Mosel Vitelic, Inc. Method for etching a titanium-containing layer prior to etching an aluminum layer in a metal stack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2168846A (en) * 1984-12-20 1986-06-25 Sgs Microelettronica Spa Semiconductor device having multi-thickness metallization and process for the fabrication thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775838A (en) * 1972-04-24 1973-12-04 Olivetti & Co Spa Integrated circuit package and construction technique
US5111276A (en) * 1985-03-19 1992-05-05 National Semiconductor Corp. Thick bus metallization interconnect structure to reduce bus area
DE3684497D1 (de) * 1985-03-19 1992-04-30 Fairchild Semiconductor Platzsparende dicke verbindungsstruktur fuer sammelleitungsmetallisierung.
JPS6233425A (ja) * 1985-08-07 1987-02-13 Agency Of Ind Science & Technol 電極の形成方法
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
JPH04372133A (ja) * 1991-06-21 1992-12-25 Nec Corp 半導体集積回路及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2168846A (en) * 1984-12-20 1986-06-25 Sgs Microelettronica Spa Semiconductor device having multi-thickness metallization and process for the fabrication thereof

Also Published As

Publication number Publication date
FR2713397B1 (fr) 1996-02-16
EP0658931B1 (fr) 1998-02-18
JP2573912B2 (ja) 1997-01-22
CN1108003A (zh) 1995-09-06
JPH07201850A (ja) 1995-08-04
DE69408567D1 (de) 1998-03-26
EP0658931A1 (fr) 1995-06-21
US5543358A (en) 1996-08-06
FR2713397A1 (fr) 1995-06-09
DE69408567T2 (de) 1998-09-10

Similar Documents

Publication Publication Date Title
US5614765A (en) Self aligned via dual damascene
USRE34583E (en) Method of forming a configuration of interconnections on a semiconductor device having a high integration density
US4977105A (en) Method for manufacturing interconnection structure in semiconductor device
JPS60253245A (ja) 集積回路内に厚い絶縁層を通してアルミニウム接点を製造する方法
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
CN1094252C (zh) 半导体器件和制造半导体器件的方法
CN1119834C (zh) 半导体存储器件的制造方法及其结构
US6653240B2 (en) FIB/RIE method for in-line circuit modification of microelectronic chips containing organic dielectric
US5447880A (en) Method for forming an amorphous silicon programmable element
CN1051401C (zh) 一种形成薄和厚金属层的方法
CN1146980C (zh) 双镶嵌刻蚀方法、及形成和生产自对准通路的方法
US5990009A (en) Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit
CN1117392C (zh) 埋置布线结构及其制造方法
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
CN1050693C (zh) 半导体器件薄膜的平面化方法
US5966633A (en) Method for providing a metallization layer on an insulating layer and for opening through holes in the said insulating layer using the same mask
US5372971A (en) Method for forming via hole in multiple metal layers of semiconductor device
KR940001155B1 (ko) 다면구조 금속배선 형성방법
US20070026663A1 (en) A semiconductor device and method for manufacturing the semiconductor device
KR960015567B1 (ko) 식각베리어층을 이용한 텅스텐 배선 형성방법
KR100197129B1 (ko) 반도체 소자의 금속배선 형성방법
KR100529440B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법
JPH0786209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee