KR930001458A - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR930001458A KR930001458A KR1019910009899A KR910009899A KR930001458A KR 930001458 A KR930001458 A KR 930001458A KR 1019910009899 A KR1019910009899 A KR 1019910009899A KR 910009899 A KR910009899 A KR 910009899A KR 930001458 A KR930001458 A KR 930001458A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- node
- manufacturing
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (a)-(f)는 본 발명의 1실시예에 따른 반도체 메모리 소자의 제조 공정도이다.
Claims (1)
- 반도체 기판상의 소정 부분에 게이트, 소오스 및 드레인, 비트라인을 차례로 형성한 후 전면에 노드 폴리실리콘과 산화막을 교대로 다수회 도포하고 맨위에는 노드 폴리실리콘을 도포하는 공정과, 커패시터 영역으로 제한해서 상기 노드 폴리실리콘과 상기 산화막을 남기도록 식각하고 그 측면에 폴리실리콘으로 된 측벽을 형성하는 공정과, 배리드 콘택 영역의 범의를 제한해서 상기 배리드 콘택상의 첫번째 노드 폴리실리콘은 제외하고 나머지 노드폴리실리콘과 상기 산화막을 제거한 후 남아있는 상기 노드폴리실리콘 사이의 상기 산화막을 제거하는 공정과, 상기 노드폴리실리콘 상에 유전체막, 플레이트 폴리실리콘을 도포하는 고정으로 이루어진 반도체 메모리 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009899A KR940007388B1 (ko) | 1991-06-15 | 1991-06-15 | 반도체 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009899A KR940007388B1 (ko) | 1991-06-15 | 1991-06-15 | 반도체 메모리 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001458A true KR930001458A (ko) | 1993-01-16 |
KR940007388B1 KR940007388B1 (ko) | 1994-08-16 |
Family
ID=19315838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910009899A KR940007388B1 (ko) | 1991-06-15 | 1991-06-15 | 반도체 메모리 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940007388B1 (ko) |
-
1991
- 1991-06-15 KR KR1019910009899A patent/KR940007388B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940007388B1 (ko) | 1994-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920017248A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
KR930015005A (ko) | 디램셀의 제조방법 | |
KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
KR950024334A (ko) | 반도체장치 제조방법 | |
KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
KR950024346A (ko) | 반도체 메모리장치 제조방법 | |
KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
KR970054189A (ko) | 반도체장치 제조방법 | |
KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
KR890017808A (ko) | 디램장치 및 제조방법 | |
KR920017282A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
KR920015528A (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
KR920013720A (ko) | 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법 | |
KR920022550A (ko) | 트랜치를 이용한 cmos 제조방법 | |
KR920022516A (ko) | 반도체 메모리 소자의 커패 시터 형성 방법 | |
KR950030356A (ko) | 반도체장치 제조방법 | |
KR920015564A (ko) | 반도체 메모리소자의 제조방법 | |
KR920018950A (ko) | 비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |