KR920018950A - 비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법 - Google Patents
비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR920018950A KR920018950A KR1019910004139A KR910004139A KR920018950A KR 920018950 A KR920018950 A KR 920018950A KR 1019910004139 A KR1019910004139 A KR 1019910004139A KR 910004139 A KR910004139 A KR 910004139A KR 920018950 A KR920018950 A KR 920018950A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- semiconductor memory
- manufacturing
- memory device
- storage node
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 (a)~(i)는 본 발명의 1실시예에 따른 제조공정도,
제4도는 제3도의 레이아우트이다.
Claims (7)
- 양단하부에 플리실리콘으로된 측벽이 마련되며 워드선에 직각방향으로 형성되는 비트선과 동일방향으로 스토리지노드를 형성한 비트선과 스토리지노드를 중첩시킨 반도체메모리소자.
- 반도체 기판상에 소자 격리를 위한 필드산화막, 게이트, 소오스 및 드레인 영역, 상기 게이트를 덮은 제1산화막을 차례로 형성하고 전면에 제1질화막과 제2질화막을 도포하는 공정과, 비트라인 콘택상의 상기 제2산화막과 상기 질화막을 제거하고 폴리실리콘으로된 제1측벽을 형성한후 전면에 비트선, 평탄화용절연막, 제2질화막을 차례로 도포하고 비트선영역만 남기고 나머지를 제거하는 공정과, 그 측면에 질화막으로된 제2측벽을 형성하고 노출된 부분의 상기 제2산화막을 제거한 후 전표면에 노출되어 있는 제1,제2질화막, 제2측벽을 제거하는 공정과, 그 측면에 산화막으로된 제3측벽을 형성하는 공정과, 그위에 스토리지폴리, 유전체막, 플레이트로 되는 커패시터를 형성하는 공정으로 이루어진 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자의 제조방법.
- 제2항에 있어서, 상기 평탄화용 절연막은 산화막으로 대체될 수 있음을 특징으로 하는 비트선과 스토리지노드를 중첩시킨 반도체메모리소자의 제조방법.
- 제2항에 있어서,상기 평탄화용 절연막으로서 폴리이미드를 사용하는 것을 특징으로 하는 비트선과 스토리지노드를 중첩시킨 반도체메모리소자의 제조방법.
- 제2항에 있어서, 상기 평탄화용 절연막으로써 SOG를 사용하는 것을 특징으로 하는 비트선과 스토리지노드를 중첩시킨 반도체메모리소자의 제조방법.
- 제2항에 있어서, 비트선으로써 고융점금속을 사용하는 것을 특징으로하는 비트선과 스토리지노드를 중첩시킨 반도체메모리소자의 제조방법.
- 제2항에 있어서, 비트선으로써 실리사이드를 사용하는 것을 특징으로 하는 비트선과 스토리지노드를 중첩시킨 반도체메모리소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910004139A KR960006744B1 (ko) | 1991-03-15 | 1991-03-15 | 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법 |
TW081100053A TW203146B (ko) | 1991-03-15 | 1992-01-06 | |
JP4073120A JP2518767B2 (ja) | 1991-03-15 | 1992-02-26 | 半導体メモリ素子及びその製造方法 |
DE4208129A DE4208129C2 (de) | 1991-03-15 | 1992-03-13 | Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung |
US07/850,676 US5270561A (en) | 1991-03-15 | 1992-03-13 | Semiconductor memory device with a ring-shaped bit line |
US08/131,707 US5346847A (en) | 1991-03-15 | 1993-10-05 | Method for fabricating a semiconductor memory device having storage node overlap with bit line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910004139A KR960006744B1 (ko) | 1991-03-15 | 1991-03-15 | 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018950A true KR920018950A (ko) | 1992-10-22 |
KR960006744B1 KR960006744B1 (ko) | 1996-05-23 |
Family
ID=19312141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910004139A KR960006744B1 (ko) | 1991-03-15 | 1991-03-15 | 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960006744B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100266020B1 (ko) * | 1997-12-16 | 2000-10-02 | 김영환 | 캐패시터및그의형성방법 |
-
1991
- 1991-03-15 KR KR1019910004139A patent/KR960006744B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100266020B1 (ko) * | 1997-12-16 | 2000-10-02 | 김영환 | 캐패시터및그의형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960006744B1 (ko) | 1996-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
KR920003461A (ko) | 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 | |
KR920010975A (ko) | 반도체장치 및 그의 제조방법 | |
KR920018953A (ko) | 동적램과 그의 제조공정 | |
KR900019141A (ko) | 디램셀 및 그 제조방법 | |
KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
KR920018950A (ko) | 비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법 | |
KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR910019240A (ko) | 반도체기억장치 및 그 제조방법 | |
KR880003428A (ko) | 디 램 셀의 제조방법 | |
KR940008084A (ko) | 반도체장치의 제조방법 | |
KR980005626A (ko) | 반도체 소자의 콘택 형성방법 | |
KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
KR950024334A (ko) | 반도체장치 제조방법 | |
KR970013384A (ko) | 반도체 메모리장치의 제조방법 | |
KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
KR960019752A (ko) | 플래쉬 이이피롬(eeprom) 및 그 제조방법 | |
KR960032601A (ko) | 폴리사이드와 폴리사이드간의 접촉방법 | |
KR920015531A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
KR890017808A (ko) | 디램장치 및 제조방법 | |
KR980006285A (ko) | 반도체 소자의 워드라인 형성방법 | |
KR970018622A (ko) | 불 휘발성 메모리장치 및 그 제조방법 | |
KR970072404A (ko) | 불휘발성 기억장치의 셀 제조방법 | |
KR940001400A (ko) | 워드라인 구조 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |