KR940008084A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR940008084A KR940008084A KR1019920016295A KR920016295A KR940008084A KR 940008084 A KR940008084 A KR 940008084A KR 1019920016295 A KR1019920016295 A KR 1019920016295A KR 920016295 A KR920016295 A KR 920016295A KR 940008084 A KR940008084 A KR 940008084A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- peripheral circuit
- semiconductor device
- protective layer
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 메모리소자를 적어도 일부분에 포함하는 반도체장치에 있어서, 메모리셀 형성을 위한 공정중 일부 공정을 주변회로를 구성하는 트팬지스터 형성 공정 보다 먼저 진행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다. 따라서, 주변회로의 신뢰도 및 집적도 향상, 및 고속화를 달성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제10도는 본 발명에 의한 4Mb이상의 5RAM 제조공정을 설명하기 위해 도시된 단면도들.
Claims (8)
- 메모리소자를 적어도 일부분에 포함하는 반도체장치에 있어서, 메모리셀 형성을 위한 공정 중 일부 공정을 주변회로를 구성하는 트랜지스터 형성 공정 보다 먼저 진행하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 메모리셀 형성을 위한 공정 중 일부 공정이란, 열처리 공정이 포함되는 공정을 의미하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제2항에 있어서, 주변회로를 구성하는 상기 트랜지스터는 CMOS 트랜지스터인 것을 특징으로 하는 반도체장치의 제조방법.
- 제3항에 있어서, 상기 메모리셀은 SRAM인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 주변회로를 구성하는 트랜지스터의 게이트를 형성하기 위한 물질로 실리사이드와 같은 고전도 물질을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
- SRAM셀을 적어도 일부분에 포함하는 반도체 메모리장치에 있어서, 반도체기판에 필드산화막을 형성하는 공정, 주변회로 영역을 보호하기 위한 제1의 보호층을 주변회로가 형성된 영역상에만 형성하는 공정, 셀 영역에 SRAM을 구성하는 NMOS벌크 트랜지스터, Vss선, PMOS TFT를 형성하는 공정, 셀 영역을 보호하기 위한 제2의 보호층을 셀 영역 상에만 형성하는 공정, 상기 제1의 보호층을 제거하는 공정, 주변회로 영역에 주변회로를 형성하기 위한 CMOS 트랜지스터들을 형성하는 공정, 상기 제2의 보호층을 제거하는 공정, 결과물 전면에 층간 절연층을 형성하는 공정, 및 셀 영역에는 비트라인을, 주변회로 영역에는 금속층을 동시에 형성하는 공정으로 진행되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 제1의 보호층 및 제2의 보호층을 구성하는 물질로 이산화실리콘 또는 다결정실리콘을 사용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 메모리셀을 구성하는 NMOS 벌크트랜지스터의 게이트 물질의 전도도가 더 높은 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016295A KR100295039B1 (ko) | 1992-09-07 | 1992-09-07 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016295A KR100295039B1 (ko) | 1992-09-07 | 1992-09-07 | 반도체장치의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940008084A true KR940008084A (ko) | 1994-04-28 |
| KR100295039B1 KR100295039B1 (ko) | 2001-09-17 |
Family
ID=37527666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920016295A KR100295039B1 (ko) | 1992-09-07 | 1992-09-07 | 반도체장치의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100295039B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634459B1 (ko) | 2005-08-12 | 2006-10-16 | 삼성전자주식회사 | 다층 트랜지스터 구조를 가지는 반도체 장치 및 그제조방법 |
| KR100827666B1 (ko) | 2007-05-08 | 2008-05-07 | 삼성전자주식회사 | 반도체 장치들 및 그의 형성방법들 |
| KR101353346B1 (ko) | 2008-01-21 | 2014-02-17 | 삼성전자주식회사 | 주변 회로 영역의 불순물 영역들에 대한 열적 부담을완화시키는 반도체 소자의 제조 방법 |
-
1992
- 1992-09-07 KR KR1019920016295A patent/KR100295039B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100295039B1 (ko) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY118598A (en) | Method for dual gate oxide dual workfunction cmos | |
| KR980006407A (ko) | 에스램 및 그의 제조방법 | |
| US20180277542A1 (en) | Semiconductor device | |
| Yamaguchi et al. | A high speed 0.6-mu m 16 K CMOS gate array on a thin SIMOX film | |
| KR930014990A (ko) | 반도체장치 및 그 제조방법 | |
| US6583518B2 (en) | Cross-diffusion resistant dual-polycide semiconductor structure and method | |
| KR940008084A (ko) | 반도체장치의 제조방법 | |
| KR840005278A (ko) | 3차원 구조 반도체장치(三次元構造半導體裝置) | |
| KR950007127A (ko) | 박막 트랜지스터 부하를 갖는 정적 랜덤 액세스 메모리 소자 | |
| KR900017202A (ko) | 반도체장치와 그 제조방법 | |
| KR950021516A (ko) | 반도체 집적회로 장치 | |
| KR970004017A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| JPH04144281A (ja) | 半導体記憶装置 | |
| KR930017097A (ko) | 반도체 장치 및 그 제조방법 | |
| KR920018950A (ko) | 비트선과 스토리지노드를 중첩시킨 반도체메모리소자 및 그 제조방법 | |
| KR970067884A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR19980065681A (ko) | 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 | |
| TW328653B (en) | The manufacturing method for memory cell of SRAM | |
| JP2558144B2 (ja) | 半導体装置の製造方法 | |
| KR950030359A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR950010132A (ko) | 전계효과 트랜지스터, 이것을 구동하는 방법, 이것을 사용하는 인버터와 논리회로 및 스태틱램 | |
| KR970067885A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS577967A (en) | Structure of mos transistor and manufacture thereof | |
| Ohshima et al. | Sub-µm polysilicon super thin film transistor | |
| JPH0521755A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |