KR950021516A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR950021516A
KR950021516A KR1019940034678A KR19940034678A KR950021516A KR 950021516 A KR950021516 A KR 950021516A KR 1019940034678 A KR1019940034678 A KR 1019940034678A KR 19940034678 A KR19940034678 A KR 19940034678A KR 950021516 A KR950021516 A KR 950021516A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
gate electrode
polycrystalline silicon
Prior art date
Application number
KR1019940034678A
Other languages
English (en)
Other versions
KR0162512B1 (ko
Inventor
히로시 하라다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950021516A publication Critical patent/KR950021516A/ko
Application granted granted Critical
Publication of KR0162512B1 publication Critical patent/KR0162512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 집적회로 장치는 동일 반도체 기판상에 형성된 LDD 구조외 MOSFET와 바이폴라 트랜지스터를 포함한다. 상기 MOSFET의 게이트 전극은 다결정 실리콘층, 텅스텐 실리사이드 층 및 또 다른 다결정 실리콘층이 연속적으로 형성된 다층 구조이다. 상기 게이트 전극의 사이드월 스페이서를 형성하기 위한 이방성 에칭 단계시에, 상기 바이폴라 트랜지스터의 베이스 영역상에 입자가 백 스퍼터되지 않도록, 상기 상부 다결정 실리콘층은 상기 텅스텐 실리사이드층을 보호하는 기능을 한다. 따라서, 상기 베이스 영역에서 스텐 입자를 제거하는 스퍼터 에칭 세척단계가 생략된다. LDD구조를 구비하며, 필요성능을 갖는 바이폴라 트랜지스터률 포함하는 BiCMOS 직접 회로 장치는 단순한 공정으로 제조될 수 있다.

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따른 반도체 집적회로 장치의 하나의 제조공정 단계를 도시하는 단면도,
제3도는 본 발명의 일 실시예에 따른 반도체 집적회로 장치의 또 다른 제조공정 단계를 도시하는 단면도,
제4도는 본 발명의 일 실시예에 따른 반도체 집적회로 장치의 또 다른 제조공정 단계를 도시하는 단면도.
제5도는 본 발명의 일 실시예에 따른 반도체 집적회로 장치의 최종 제조공정 단계를 도시하는 단면도.

Claims (7)

  1. 반도체 집적회로장치에 있어서, 주표면을 갖는 반도체 기판과, 상기 주표면상에 형성되고. 저도핑된 드레인. 내열성 금속을 포함하지 않는 물질로 이루어진 상부층을 구비하는 다층 구조의 게이트 전극 및 상기 저도핑된 드레인에 인접한 다층구조의 게이트 전극의 측면상에 헝성된 사이드월 스페이서를 구비하는 하나 이상의 MOSFET와, 상기 주 표면상에 형성된 바이폴라 트랜지스터를 구비함을 특징으로 하는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 상부층은 다결정 실리콘으로 이루어짐을 특징으로 하는 반도체 집적회로 장치.
  3. 제1항에 있어서, 상기 다층구조의 게이트 전극은 상기 상부층 하부의 텅스텐 실리사이드층을 구비함을 특징 으로 하는 반도체 집적회로 장치.
  4. 제3항에 있어서, 상기 다층구조의 게이트 전극은 상기 탕스텐 실리사이드층 하부의 제2다결정 실리콘을 추가로 구비함을 특징으로 하는 반도체 집적회로 장치.
  5. 제 1항에 있어서, 상기 하나 이상의 MOSFET는 PMOSFET와 NMOSFET를 구비함을 특징으로 하는 반도체 집적회로 장치.
  6. 반도체 집적회로장치에 있어서, 주표면을 갖는 반도체 기판과, 상기 주표면상에 형성되고, 저도핑된 드레인과, 상기 주표면상에 연속적으로 순차 형성된 제1 다결정 실리콘층, 텅스텐 실리사이드층 및 제2 다결정 실리콘 층을 구비하는 다층구조의 게이트 전극 및 상기 저도핑된 드레인에 인접한 다층구조의 게이트 전극의 측면상에 형성된 사이드윌 스페이서를 구비한 하나 이상의 MOSFET와, 상기 주 표면상에 형성된 바이폴라 트랜지스터를 구비함을 특징으로 하는 반도체 집접회로 장치,
  7. 제6항에 있어서, 상기 하나 이상의 MOSFET는PMOSEFT와 NMOSFET를 구비함을 특징으로 하는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034678A 1993-12-17 1994-12-16 반도체 집적회로 장치 KR0162512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-317985 1993-12-17
JP5317985A JPH07176639A (ja) 1993-12-17 1993-12-17 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR950021516A true KR950021516A (ko) 1995-07-26
KR0162512B1 KR0162512B1 (ko) 1998-12-01

Family

ID=18094201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034678A KR0162512B1 (ko) 1993-12-17 1994-12-16 반도체 집적회로 장치

Country Status (3)

Country Link
US (1) US5606192A (ko)
JP (1) JPH07176639A (ko)
KR (1) KR0162512B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
JP2882395B2 (ja) * 1997-03-24 1999-04-12 日本電気株式会社 半導体集積回路装置及びその製造方法
US6284581B1 (en) 1999-02-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors
US9917168B2 (en) 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US9583618B2 (en) * 2013-06-27 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having asymmetric lightly doped drain regions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139067A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体装置
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
JPS63281456A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4949136A (en) * 1988-06-09 1990-08-14 University Of Connecticut Submicron lightly doped field effect transistors
JPH0330467A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体集積回路装置
JPH04288868A (ja) * 1991-03-18 1992-10-13 Oki Electric Ind Co Ltd 半導体集積回路の製造方法
JPH05226589A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp Ｃ−ＢｉＣＭＯＳ型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5606192A (en) 1997-02-25
JPH07176639A (ja) 1995-07-14
KR0162512B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR970072205A (ko) 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR930001460A (ko) 반도체 집적회로장치 및 그 제조방법
KR950021516A (ko) 반도체 집적회로 장치
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR920015622A (ko) 집적 회로의 제조방법
CA2399115A1 (fr) Transistor mos pour circuits a haute densite d'integration
WO1996030940A3 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT
KR960039434A (ko) 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법
KR970060521A (ko) 티에프티-엘씨디(tft-lcd) 제조방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
EP1122787A3 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
KR950004548A (ko) 반도체소자 제조방법
KR960030446A (ko) 피모스 트랜지스터 및 그 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR970052785A (ko) 반도체 소자 제조방법
KR940015678A (ko) 반도체 소자의 폴리실리콘 레지스터 제조방법
KR900003999A (ko) 반도체 장치 및 그 제조 방법
KR970054130A (ko) 반도체 메모리장치의 패드층 형성방법
KR980005652A (ko) 반도체 장치 제조방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR920008971A (ko) 소오스/드레인 자기정합 방식의 반도체 장치의 제조방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010823

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee