KR970067885A - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR970067885A
KR970067885A KR1019960008945A KR19960008945A KR970067885A KR 970067885 A KR970067885 A KR 970067885A KR 1019960008945 A KR1019960008945 A KR 1019960008945A KR 19960008945 A KR19960008945 A KR 19960008945A KR 970067885 A KR970067885 A KR 970067885A
Authority
KR
South Korea
Prior art keywords
transistor
gate electrode
electrode
storage
write
Prior art date
Application number
KR1019960008945A
Other languages
English (en)
Other versions
KR100207287B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960008945A priority Critical patent/KR100207287B1/ko
Publication of KR970067885A publication Critical patent/KR970067885A/ko
Application granted granted Critical
Publication of KR100207287B1 publication Critical patent/KR100207287B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 4개의 트랜지스터를 갖는 램 셀을 제고한는 것을 목적으로 한다. 램 셀은 하나의 단위셀이 쓰기용 패스 트랜지스터와 스토리지 트랜지스터, 읽기용 트랜지스터, 그리고 충전 트랜지스터를 포함한다. 쓰기용 패스 트랜지스터는 게이트 전극이 쓰기용 워드 라인에 접속되어 있고, 드레인 전극이 쓰기용 비트 라인에 접속되어 있고, 소오스 전극이 스토리지 트랜지스터의 게이트 전극과 접속되면서 상기 충전 트랜지스터의 게이트 전극과 충전 트랜지스터의 소오스 전극과도 접속되어 있다. 읽기용 패스 트랜지스터는 게이트 전극이 읽기용 워드 라인에 접속되고, 드레인 전극이 읽기용 비트 라인에 접속되고, 소오스 전극이 스토리지 트랜지스터의 드레인 전극에 접속되어 있다. 스토리지 트랜지스터는 소오스 전극이 Vss에 접속되어 있고 충전 트랜지스터는 게이트 전극이 쓰기용 패스 트랜지스터의 소오스 전극과 스토리지 트랜지스터의 게이트 전극과 접속되면서 충전 트랜지스터의 소오스 전극과도 접속되어 있고, 충전 트랜지스터의 드레인 전극은 일정한 파워 라인과 접속되어 있다.

Description

반도체 소자 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시 예에 따른 네 개의 트랜지스터를 갖는 디램 셀의 회로도

Claims (6)

  1. 하나의 단위셀이 4개의 트랜지스터를 포함하는 반도체 소자로서, 상기 4개의 트랜지스터는 쓰기용 패스 트랜지스터와 스토리지 트랜지스터, 읽기용 패스 트랜지스터, 그리고 충전 트랜지스터로 이루어지고, 상기 쓰기용 패스 트랜지스터는 게이트 전극이 쓰기용 워드 라인에 접속되어 있고, 드레인 전극이 쓰기용 비트 라인에 접속되어 있고, 소오스 전극이 상기 스토리지 트랜지스터의 게이트 전극과 접속되면서 상기 충전 트랜지스터의 게이트 전극과 상기 충전 트랜지스터의 게이트 전극과 충전 트랜지스터의 소오스 전극과도 접속되어 있고,
    상기 읽기용 패스 트랜지스터는 게이트 전극이 읽기용 워드 라인에 접속되고, 드레인 전극이 읽기용 비트 라인에 접속되고, 소오스 전극이 스토리지 트랜지스터의 드레인 전극에 접속되어 있고 상기 스토리지 트랜지스터는 소오스 전극이 Vss에 접속되어 있고 상기 충전 트랜지스터는 게이트 전극이 쓰기용 패스 트랜지스터의 소오스 전극과 상기 스토리지 트랜지스터의 게이트 전극과 접속되면서 충전 트랜지스터의 소오스 전극과도 접속되어 있고, 드레인 전극은 일정한 파워 라인과 접속되어 있는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서 상기 4개의 트랜지스터는 P형 반도체 기판에 형성된 N모스인 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서 상기 충전 트랜지스터의 드레인 전극에 인가되는 전위는 쓰기용 비트 라인에 인가되는 전위보다 충전 트랜지스터의 문턱전압 이상으로 큰것을 특징으로 하는 반도체 소자.
  4. 반도체 기판의 소정부분에 소자 분리 절연막을 형성하는 단계; 상기 소자분리 절연막으로 형성된 동일한 액티브 영역에 쓰기용 패스 트랜지스터의 게이트 전극과 충전 트랜지스터의 게이트 전극을 형성하고, 인접한 소자 분리 절연막으로 형성된 동일한 액티브 영역에 스토리지 트랜지스터의 게이트 전극과 읽기용 패스 트랜지스터의 게이트 전극을 형성하는 단계; 소오스/드레인 전극을 형성하는 단계; 층간 절연막을 형성하고, 예정된 영역에 콘택을 형성하여 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제4항에 있어서 상기 스토리지 트랜지스터의 드레인 전극과 읽기용 패스 트랜지스터의 소오스 전극은 동일한 영역에서 공유하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제4항에 있어서 상기 쓰기용 패스 트랜지스터의 소오스 전극과 충전 트랜지스터의 게이트 전극사에 형성되는 콘택은 하나의 콘택으로 공유하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960008945A 1996-03-29 1996-03-29 반도체 소자 및 그 제조방법 KR100207287B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008945A KR100207287B1 (ko) 1996-03-29 1996-03-29 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008945A KR100207287B1 (ko) 1996-03-29 1996-03-29 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970067885A true KR970067885A (ko) 1997-10-13
KR100207287B1 KR100207287B1 (ko) 1999-07-15

Family

ID=19454329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008945A KR100207287B1 (ko) 1996-03-29 1996-03-29 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100207287B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321770B1 (ko) * 1998-12-30 2002-03-08 박종섭 이중포트에스램셀

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321770B1 (ko) * 1998-12-30 2002-03-08 박종섭 이중포트에스램셀

Also Published As

Publication number Publication date
KR100207287B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR930000854B1 (ko) 반도체메모리셀 및 반도체메모리
US5963469A (en) Vertical bipolar read access for low voltage memory cell
US6043527A (en) Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
JP3182067B2 (ja) Ｄｒａｍ電荷蓄積構造及びｄｒａｍ電荷蓄積構造用電圧昇圧回路
KR880002181A (ko) 반도체 기억장치
US6756692B2 (en) Semiconductor storage device having high soft-error immunity
US5278459A (en) Static semiconductor memory using thin film FET
KR980006407A (ko) 에스램 및 그의 제조방법
JPS63182848A (ja) 集積回路
KR960036075A (ko) 반도체 장치
US6985380B2 (en) SRAM with forward body biasing to improve read cell stability
JP3039245B2 (ja) 半導体メモリ装置
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
KR930022561A (ko) 반도체 기억장치
JPS6325714B2 (ko)
KR970003972A (ko) 반도체 소자의 dram 형성방법
KR970067885A (ko) 반도체 소자 및 그의 제조방법
US5374839A (en) Semiconductor memory device
US5886921A (en) Static random access memory cell having graded channel metal oxide semiconductor transistors and method of operation
US6469355B1 (en) Configuration for voltage buffering in a dynamic memory using CMOS technology
KR970072408A (ko) 스태틱형 반도체 기억 장치와 바이폴라 트랜지스터의 제조 방법 및 그를 구비한 반도체 장치
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR930017168A (ko) 트리플웰을 가지는 반도체 메모리 장치
KR970030844A (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
US5424566A (en) DRAM cell capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee