KR970003972A - 반도체 소자의 dram 형성방법 - Google Patents
반도체 소자의 dram 형성방법 Download PDFInfo
- Publication number
- KR970003972A KR970003972A KR1019950015178A KR19950015178A KR970003972A KR 970003972 A KR970003972 A KR 970003972A KR 1019950015178 A KR1019950015178 A KR 1019950015178A KR 19950015178 A KR19950015178 A KR 19950015178A KR 970003972 A KR970003972 A KR 970003972A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- dram
- semiconductor device
- bit line
- active regions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 DRAM(dynamic random access momory) 형성방법에 관한 것으로, 특히 DRAM소자의 액티브 영역의 구조를 달리하여 한개의 비트라인당 4개의 트랜지스터를 구동하게 하여 저전력을 실현하고, 셀 면적을 감소시켜 반도체 소자의 고집적화를 이룩할 수 있는 반도체 소자의 DRAM 형성방법에 관한 것으로 본 발명은 액티브 영역의 구조를 종래의 일 ㅡ자형 또는 ㅗ자형에서 H자형 구조로 전환하여 4개의 트랜지스터에 1개의 비트 라인 콘택을 공유하도록 설계하여 1/4 Vcc를 사용함으로써 저전력 구동이 가능하고, 또한 H자형 액티브 영역을 구축함으로써 셀 사이즈를 33% 이상 다운시켜 DRAM 소자의 고집적화를 달성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 (가)는 본 발명의 일실시예에 따른 저전력 DRAM을 형성하기 위한 액티브 영역을 나타내는 평면 레이 아웃도, (나)는 본 발명의 일실시예에 따른 DRAM 형성을 위한 평면 레이 아웃도.
Claims (6)
- 반도체 기판 상부를 국부 산화하여 소정의 소자 분리 영역 및 액티브 영역을 형성하고, 게이트, 소오스 및 드레인 전극을 형성한 다음, 층간 절연막을 형성하고 드레인 영역에 비트 라인 콘택을 이룬다음, 소오스, 영역에 캐패시터 전극을 구비하는 반도체 소자의 DRAM 형성방법에 있어서, 상기 액티브 영역마다 각각 4개의 트랜지스터 및 4개의 캐패시터를 배치, 형성하는 것을 특징으로 하는 반도체 소자의 DRAM 형성방법.
- 제1항에 있어서, 상기 각각의 액티브 영역은 H자형 구조로 형성되는 것을 특징으로 하는 반도체 소자의 DRAM 형성방법.
- 제1항 또는 제2항에 있어서, 상기 4개의 트랜지스터는 1개의 드레인 전극을 공유하는 것을 특징으로 하는 반도체 소자의 DRAM 형성방법.
- 제1항에 있어서, 게이트 전극이 연결되는 워드 라인을 가로 및 세로 방향으로 형성하여 신호를 전송하는 것을 특징으로 하는 반도체 소자의 DRAM 형성방법.
- 제4항에 있어서, 상기 가로축 워드 라인은 게이트 전극을 연결시키기 위한 비아 콘택부 및 비트 라인과 동시에 형성되는 것을 특징으로 하는 반도체 소자의 DRAM 형성방법.
- 제4항에 있어서, 상기 세로축 방향의 워드 라인은 게이트 전극 형성과 동시에 형성되는 것을 특징으로 하는 반도체 소자의 DRAM 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015178A KR100190522B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 메모리 집적회로 및 그 제조방법 |
TW085106900A TW303515B (en) | 1995-06-09 | 1996-06-08 | Memory integrated circuit and methods for manufacturing the same |
CN96110397A CN1050227C (zh) | 1995-06-09 | 1996-06-09 | 存贮器集成电路及其制造方法 |
US08/662,415 US5812443A (en) | 1995-06-09 | 1996-06-10 | Memory integrated circuit and methods for manufacturing the same |
US09/099,157 US6051461A (en) | 1995-06-09 | 1998-06-18 | Memory integrated circuit and methods for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015178A KR100190522B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 메모리 집적회로 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003972A true KR970003972A (ko) | 1997-01-29 |
KR100190522B1 KR100190522B1 (ko) | 1999-06-01 |
Family
ID=19416730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950015178A KR100190522B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 메모리 집적회로 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5812443A (ko) |
KR (1) | KR100190522B1 (ko) |
CN (1) | CN1050227C (ko) |
TW (1) | TW303515B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0161474B1 (ko) * | 1995-12-15 | 1999-02-01 | 김광호 | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 |
US6097621A (en) * | 1998-05-04 | 2000-08-01 | Texas Instruments Incorporated | Memory cell array architecture for random access memory device |
US6188095B1 (en) * | 1998-09-30 | 2001-02-13 | Siemens Aktiengesellschaft | 6¼ f2 DRAM cell structure with four nodes per bitline-stud and two topological wordline levels |
US6218696B1 (en) * | 1999-06-07 | 2001-04-17 | Infineon Technologies North America Corp. | Layout and wiring scheme for memory cells with vertical transistors |
JP2001035941A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6118683A (en) * | 1999-09-29 | 2000-09-12 | Infineon Technologies North America Corporation | Dynamic random access memory cell layout |
US7466620B2 (en) * | 2006-01-04 | 2008-12-16 | Baker Mohammad | System and method for low power wordline logic for a memory |
JP2012038848A (ja) * | 2010-08-05 | 2012-02-23 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US9691750B2 (en) * | 2015-01-30 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and layout method thereof |
US9461045B1 (en) | 2015-06-25 | 2016-10-04 | Micron Technology, Inc. | Semiconductor devices |
CN114078853B (zh) * | 2020-08-18 | 2023-02-24 | 长鑫存储技术有限公司 | 存储器及其制作方法 |
US11984165B2 (en) * | 2022-05-24 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with reduced area |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374576A (en) * | 1988-12-21 | 1994-12-20 | Hitachi, Ltd. | Method of fabricating stacked capacitor cell memory devices |
JPH06169071A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | 半導体記憶装置 |
DE69305986T2 (de) * | 1993-07-29 | 1997-03-06 | Sgs Thomson Microelectronics | Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren |
JP3136885B2 (ja) * | 1994-02-02 | 2001-02-19 | 日産自動車株式会社 | パワーmosfet |
JP2715941B2 (ja) * | 1994-10-31 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
TW393731B (en) * | 1997-12-01 | 2000-06-11 | Nanya Plastics Corp | DRAM sharing a bit line contact window with multi-memory cells and its manufacturing method |
-
1995
- 1995-06-09 KR KR1019950015178A patent/KR100190522B1/ko not_active IP Right Cessation
-
1996
- 1996-06-08 TW TW085106900A patent/TW303515B/zh not_active IP Right Cessation
- 1996-06-09 CN CN96110397A patent/CN1050227C/zh not_active Expired - Fee Related
- 1996-06-10 US US08/662,415 patent/US5812443A/en not_active Expired - Lifetime
-
1998
- 1998-06-18 US US09/099,157 patent/US6051461A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100190522B1 (ko) | 1999-06-01 |
CN1050227C (zh) | 2000-03-08 |
CN1147697A (zh) | 1997-04-16 |
US5812443A (en) | 1998-09-22 |
TW303515B (en) | 1997-04-21 |
US6051461A (en) | 2000-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940022851A (ko) | 반도체 장치 | |
KR970003972A (ko) | 반도체 소자의 dram 형성방법 | |
KR930009079A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR970077655A (ko) | 디램 셀, 디램 및 그의 제조 방법 | |
KR850006782A (ko) | 반도체 메모리 | |
KR940022840A (ko) | 반도체 장치의 메모리셀 제조방법 및 구조 | |
KR950015785A (ko) | 반도체 디바이스 | |
KR100239461B1 (ko) | 디램셀의 구조 | |
KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
KR0131720B1 (ko) | 반도체소자 | |
KR0135236B1 (ko) | 디램 단위 셀 구조 및 그 제조방법 | |
JPH04318964A (ja) | 半導体装置およびその製造方法 | |
KR930020696A (ko) | 반도체장치 및 그 제조방법 | |
KR970030844A (ko) | 적층형 박막 트랜지스터를 가진 반도체 메모리장치 | |
KR100324817B1 (ko) | 반도체 메모리 소자 | |
KR890011019A (ko) | 반도체장치 | |
JPS62133755A (ja) | 半導体装置 | |
KR950004547A (ko) | 반도체 소자의 제조방법 | |
KR20030002315A (ko) | 반도체 소자 | |
KR950026008A (ko) | 게이트전극 공유 트랜지스터 | |
KR880013165A (ko) | 반도체 메모리장치 및 제조방법 | |
KR960002836A (ko) | 반도체소자 및 그 제조방법 | |
KR930005105A (ko) | 반도체 기억 장치 | |
KR960005784A (ko) | 반도체 소자의 버리드 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |