CN1050227C

CN1050227C - 存贮器集成电路及其制造方法

Info

Publication number: CN1050227C
Application number: CN96110397A
Authority: CN
Inventors: 李禹奉; 洪兴基; 具永谋
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1995-06-09
Filing date: 1996-06-09
Publication date: 2000-03-08
Anticipated expiration: 2016-06-09
Also published as: CN1147697A; KR970003972A; US5812443A; KR100190522B1; US6051461A; TW303515B

Abstract

一种由低功率来驱动并减小存贮单元面积的存贮器集成电路和一种用来制造该存贮器集成电路的方法。在一半导体基片上形成多个具有旋转90°H形状的源极区域。四条字线具有通过每条字线的一不同源极，因而独自地形成四个晶体管驱动。这四个晶体管被设计成共用一位线，因而将该晶体管的驱动电压降低为1/4Vcc。由于低功率驱动，在一小面积上形成四个晶体管和一电容，因而将存贮单元尺寸减小到33%以上。

Description

存贮器集成电路及其制造方法

本发明涉及存贮器集成电路及制造该存贮器集成电路的方法，更详细地说，是涉及一种由低功率所驱动并且具有存贮单元面积可减小的结构的存贮器集成电路及其制造方法。

近年来，值得注意的是诸如计算机之类的信息装置对半导体存贮器件需求的增长的趋势。特别是对具有大存贮容量和可快速工作的半导体存贮器件有更大的需求，这种需求导致了改进半导体存贮器件的集成密度、响应特性和可靠性的技术发展。

半导体存贮器件中的DRAM(动态随机存取存贮器)是一种众所周知的能够随机输入和输出存贮信息的存贮器。一个DRAM通常包括有用作在其中存贮大量存贮信息的存贮区域的一存贮单元阵列部分和用采输入/输出外部信号的外围电路部分。

该存贮单元部分包括有包含一晶体管和一电容器的存贮单元，和一用来传送在该存贮单元的电容中存储的电荷的位线。

该外围电路部分包括一Vcc电源部分和一列译码器。

为了写入具有这种结构的常规DRAM，在该外围电路等之中的一列译码器首先指定一存贮单元。然后信号电荷通过位线被传送到该所指定的存贮单元。通过向栅极提供予置的电荷，该被传送的信号电荷通过位线被传送到电容器的存贮节点。被传送到存贮节点8的信号电荷被存贮在电容器中。在一读取操作中，通过向栅极提供一予置电压而将信号电荷传送到位线。该被传送到位线的信号电荷通过列译码器而被外部地读出。

最近，在一半导体存贮器件中，根据位线的容量的增加，需将半导体存贮器件中的每一部分的面积做得较小。这是利用减小半导体存贮器件中的每一部分的占有面积来精密地形成该半导体存贮器件的构型，并提供有效的连线。

图1是根据第一常规方法的一包括有一接触结构的半导体器件的第一例子的平面视图，图2是沿图1中的II-II′的剖视图。如图1所示，在一半导体基片(未示出)的一确定距离上以行的形式被分隔形成字线2。位线8垂直于字线2而构成并且位线8平行于其余的位线而构成。场氧化膜1位于位线2之中。

现在参见图2，在下面介绍一种构成半导体器件的常规的方法。首先，一半导体基片100的预定部分被场氧化以形成场氧化膜1，在半导体基片100上没有形成场氧化膜的部分用作为有源(active)区域200。然后，通过典型的热氧化技术复盖该半导体基片100的暴露区域而在该半导体基片100的整个表面上形成栅极氧化膜10A。然后一多晶硅层共形地沉积在该所合成的半导体结构的整个表面上。于是在该半导体基片100上所形成的多晶硅层被制图和腐蚀以便在该栅极氧化物膜10A上形成字线2。之后，通过化学汽相沉积(CVD)技术在其合成结构的整个表面形成一氧化物膜并利用例如反应离子到蚀(RIE)技术进行腐蚀从而形成间隔10B。之后在字线2两侧所形成的栅极氧化膜10A和间隔10B被称之为字线2。

为了形成每个晶体管的自对准的源极区域3和漏极区域4，字线2被用作用来将诸如磷之类的杂质注入到该半导体基片100中的掩模。在这个步骤中，如图所示，位示两字线2之间的杂质区被用作为漏极区域4，并且两个晶体管共享一漏极区域4。然后，在其上形成晶体管的半导体基片100上沉积一预定厚度的第一绝缘膜5。该第一绝缘膜5被腐蚀掉以便暴露源极区域3。然后，在该暴露的源极区域3上，形成一用于存贮该存贮器件的信息电荷的电容7。此时，该源极区域3和电容7相接触的区域称之为存贮节点接触区域3A。之后，在其上形成电容7的该半导体基片100的整个表面上形成沉积到预定厚度的一第二绝缘膜6。该第二绝缘膜6的一部分被腐蚀掉以便暴露该漏极区域4。形成位线8以便与所暴露的该漏极区域4相接触而形成一位线接触区域4A。

图3是沿图2中的III-III′的一剖面视图，该图示出了该集成电路存贮器的有源区域的形状。

如图3所示，在一半导体基片(未示出)上形成一有源区域200，为使之被旋转90°-I形状(a 90 degree rtated-Ishape)。为了减小一晶体管的单位单元面积而在一有源区域200中形成二个晶体管。也就是，通过一有源区域200形成二条字线2，分别在该字线2的两侧在该有源区域200中形成一源极(未示出)和一漏极(未示出)。进而，一用来存贮一电荷的电容(未示出)与该源极相接触，从而形成该存贮节点接触区域3A。该漏极与一位线(未示出)相接触，从而形成该位线接触区域4A。

如上所述，含有旋转90°-I形状的有源区域的，该常规存储器集成电路具有一对晶体管，该晶体管对在一有源区域中共用一个漏极。为此原因，为了驱动在一有源区域中所形成的二个晶体管，需要至少一个1/2 Vcc的电压。因此，为了满足要求低功率的当前趋势是困难的。

另外，从制造该存贮器集成电路的方法来看，因为在形成该位线之前就形成了该电容，所以由于电容增加而导致步进复盖。为此，当形成位线时，位线和漏极的接触不易形成，因而导致不良的互连。此外，它还难以扩大该电容器的面积。

为了克服这种问题，另一常规实施例提出了一种在形成位线之后再形成一电容的方法。

如图4所示，通过已知的场氧化方法在一半导体基片(图未示出)上形成一有源区域200。在有源区域200和场氧化膜1上相互平行并相距一预定距离地形成有若干字线2。在有源区域200和场氧化膜1上相互平行的形成有相距一予置距离并与各个字线2相垂直的位线8。

图5是沿图4的V-V′线所形成的截面视图。

如图5所示，利用一常规场氧化技术在一半导体基片100上确定一有源区域200。利用已知技术在该半导体基片100的预定部分形成一字线2。向由场氧化膜1和字线2，暴露的该有源区域200注入一杂质离子，从而形成一源极区域3和一漏极区域4。在形成晶体管的该半导体基片100上沉积一第一绝缘膜5。该第一绝缘膜5被腐蚀以暴露该晶体管的漏极区域4。形成一位线8以便与所暴露的漏极区域4相接触。同时，漏极区域4的位线8相互接触的区域称之为位线接触区域4A。然后，在该半导体基片100上形成的位线8上的整个表面上沉积一第二绝缘膜6。第二绝缘膜6和第一中间层膜5的予置部分被依次腐蚀以暴露源极区域3。在该源极区域3上形成用来存贮信号的一电容7。同时，源极区域3和电容7相互接触的部分被称之为存贮节点接触区域3A。

图6是沿图5的VI-VI′线的截面视图，示出了该存贮集成电路的有源区域的形状。

用常规旋转90°-I形状，在该电容形成之前难以形成该位线。因此，形成一反转-T形状的有源区域200。形成该字线2以便2×2地通过各自有源区域200。在反转T形状的有源区域200中，在X轴方向的字线2的二侧形成有二个源极(未示出)，在Y轴方向在该字线2上形成一漏极(未示出)。该源极与一电容(未示出)相接触，这部分称之为存贮节点接触区域3A。该漏极与一位线(未示出)相接触，这部分称之为位线接触区域4A。

鉴于用来制造存贮器集成电路的方法，利用改变制造步骤，具有反转T形状的有源区域的该存贮器集成电路形成位线和电容，因而减小了该步进复盖。但是，在该结构上，在一有源区域照例形成二个晶体管。因此，难于利用低压来驱动该晶体管。另外，利用该反转T形状的支柱部分增加了有源区域的面积，因而该存贮单元的面积增加了约33％。

本发明的一目的是要提供一种在一有源区域中形成上述二个晶体管以实现低压驱动的存贮器集成电路。

本发明的另一目的是要提供一种减小有源区域的尺寸从而实现高集成的存贮器集成电路。

本发明的再一目的是要提供一种用来制造存贮器集成电路的方法，在这种方法中尽量减小其表面步进复盖，因而提高了该器件的可靠性。

为了实现上述目的，所提供的存贮器集成电路包括有在一半导体基片上形成的每个具有H形状的多个有源区域；一通过每个有源区域的字线；连接各自字线的全程字线；用来连接未被连接到全程字线的该字线的带条字线；在该字线的两侧在有源区域中形成的源极和漏极；与该有源区域的漏极相接触的位线；和与源极相接触并存贮该存贮器集成电路的一电荷的电容，其中对于每个有源区域该字线4×4地通过并且四条字线独自地被驱动。

另外，为了实现进一步的目的，在用来制造本发明的一存贮器集成电路的方法中，在第一电导型的半导体基片上形成场氧化膜，从而形成旋转90°-H形状的有源区域。在未被场氧化的半导体基片的有源区域上形成字线。在两字线之间所暴露的有源区域上形成第二电导型的源极和漏极。在其上形成有晶体管的半导体基片上形成有一第一绝缘膜除去该第一绝缘膜以暴露出未连接到电源和漏极的该字线的予置部分。在该半导体基片上形成连接到所暴露的漏极的位线，同时，在该半导体基片上形成连接到未与该电源相连的字线的带条字线。

图1是一具有旋转90°-I形状的一有源区域的存贮器集成电路的平面视图；

图2是沿图1的II-II′线的具有旋转90°的I形状的有源区域的存贮器集成电路的截面视图；

图3是沿图2的III-III′线的具有常规存贮器集成电路的有源区域的截面视图；

图4是具有常规反转T形状的一有源区域的存贮器集成电路的平面视图；

图5是沿图4的V-V′线的存贮器集成电路的截面视图；

图6是沿图5的VI-VI′线的存贮器集成电路的有源区域的截面视图；

图7是根据本发明所实现的包含有一旋转90°的H形状的有源区域的存贮器集成电路的布图的顶视图；

图8是沿图7的VIII-VIII′线的用来说明用于制造该存贮器集成电路的方法的截面视图；和

图9是沿图7的IX-IX′线的用来说明用于制造存贮器集成电路的方法的截面图。

下面，结合附图说明本发明的最佳实施例。

在该实施例中，相同的标号用来表明如常规元件一样的相同部分。

如图7所示，一半导体基片(未示出)的一予置部分被场氧化以规定一有源区域200。为了在一有源区域200中形成四个晶体管210a、210b、210c和210d，该有源区域200形成旋转90°的H形状。四个晶体管210a、210b、210c和210d共用一公共漏极4A。

字线2被形成以便分别通过有源区域200的四个支线区域。通过该有源区域200的四条支线区域的上面部分的二条字线2a和2b被分别连接到二条全程字线20A和20B。通过该有源区域200的四条支线区域的下面部分的二条字线2c和2d被分别连接到全程字线20A和20D。也就是，字线2c与在图7的X轴方向延伸的带条字线20相接触，因而形成一字线接触区域30，并且该带条字线20电连接到该全程字线20D。被连接到带条字线20的全程字线20D在图7的Y轴方向上延伸。在这个例子中，重要的是形成全程字线20A、20B、20C、20D，以使在具有旋转90°H形状的有源区域内所形成的四个晶体管的每个晶体管不同时地工作。

更可取的是，在X轴方向上，在上部和下部形成有多个全程字线，即，在该单元的上部形成二条全程字线和在该单元的下部形成一条全程字线。在Y轴方向上形成一条全程字线20D。然后，在该有源区域200中的字线2被连接到全程字线20A、20B、20C和20D，这些字线中的每一条随该时间间隔而工作。因此，在相同有源区域200内的所有晶体管随着每个时间间隔而独自地工作。同时，所有X轴和Y轴方向上均形成连接到全程字线20A、20B、20C和20D的字线2。另外，为了将全程字线20A、20B、20C和20D与字线2相连，在X轴方向上在场氧化膜2上形成带条字线20。

在字线2的两侧被暴露的有源区域200中形成源极(未示出)和漏极(未示出)区域。在该H形状的有源区域200的跨接部分上形成该漏极。分别在该H形状的有源区域的四个支线部分形成源极区域。

因此，在一有源区域形成四个晶体管，并且四个晶体管共用一个漏极。

另外，为了有效地减小单元尺寸，在如图7所示的在旋转90°的H形状中形成有源区域200。围绕场氧化膜1有多个有源区域200，并且相互相距一预定距离被安置。该有源区域200的第一条线L1和第三条线L3相互具有相同的形状。该有源区域200的第二条线L2和第四条线L4相互也具有相同的形状。另外，在第一条线L1的有源区域200A和200B之间的该场氧化膜1的下面，设置有第二条线L2的有源区域200的漏极。以同样的方式，在第二条线L2的有源区域200C和200D之间的场氧化膜1的下面，也设置有第三条线L3的有源区域200E的漏极。由于是以这种图形来安置的原因，使得通过在该半导体基片上形成有多个有源区域的该存贮器集成电路的集成密度得以提高。

另外，形成以便通过该有源区域200的漏极的一位线8，从而形成一位线接触4A。在四条支线部分(即该有源区域200的源极)上形成一存贮节点电容(未示出)，从而形成一存贮节点接触3A。

因而，可通过这种方法形成带条字线20而无需另外的处理。换句话说，在Y轴方向上所形成的字线2A、2B、2C和2D是如像以常规方法所形成一样，另一方面，在接着的处理中，在X轴方向上所形成的位线8是与在X轴方向上的该带条字线20同时形成的。

图8示出了沿图7的VIII-VIII′线的截面视图。该半导体基片100的一部分有选择地被场氧化，因而形成场氧化膜1。同时，以相同方式该半导体基片的未形成场氧化膜1的一部分变成有源区域200。然后，通过CVD方法相继沉积一多晶硅层的栅极氧化膜10A和栅极电极。在Y轴方向上该多晶硅被构图(见图7)，因而形成字线2。继高浓度杂质离子的注入之后在所暴露的该有源区域200注入低浓度的杂质离子和利用各向异性腐蚀技术在该字线2的两侧构成一隔片(未示出)。因此，在该有源区域200上形成源极区域3和漏极区域4。然后，在其上形成晶体管的该半导体基片100上第一绝缘膜5被共形地沉积。该第一绝缘膜5被腐蚀以便暴露在该有源区域200上形成的漏极4。

然后，用于该位线8的多晶硅在该所形成的结构上被沉积并且在其予置部分被腐蚀掉，从而形成位线8，此时，用于位线的多晶硅被按位线8来构图并且同时为了连接未接到场氧化膜1上的全程字线(未示出)的字线2按该带条字线20来构图。之后，在形成位线8的半导体基片100上沉积第二绝缘膜6。此时，因为在作为基础的所形成的结构上形成了场氧化膜1、字线2和位线8，所以增加了步进复盖。因此，作为第二绝缘膜6，最好是使用诸如BPSG和SOG之类平面特性极为突出的材料。该第二绝缘膜6被腐蚀以暴露该有源区域的源极3。然后，利用常规方法分别形成存贮节点电极7A、介质膜7B和平板电极7C。

图9示出了沿图7的IX-IX′箭头方向的截面视图，在该图9，在场氧化膜上形成带条字线20和另外字线2。

如图9所示，通过对该半导体基片100有选择的氧化而形成场氧化膜1。在该场氧化膜1上形成栅极氧化膜10A和字线2。在形成字线2的半导体基片上共形地沉积该第一绝缘膜5。在图9中未示出该第一绝缘膜5被腐蚀以暴露该漏极区域和该字线2的一予置部分。然后，用来形成带条字线和位线的多晶硅被局部地沉积和被腐蚀，从而形成带条字线20和位线(未示出)。因此，字线2与该字线2的带条字线20相接触，从而形成一字线接触30。

在这个实施例中，四个晶体管共用一个漏极。因此，该存贮器集成电路可由低功率来驱动并且存贮单元面积减小，从而提高了集成密度。

另外，根据本发明，无需增加处理步骤就可容易地形成具有减小面积的存贮单元矩阵的布图。

Claims

1、一种半导体存贮器集成电路，其形成在一半导体基片上并包括：

一有源区域，其特征在于，每个有源区域具有一H形状；

通过每一有源区域的字线；连接到各自字线的全程字线；

用来连接未接到该全程字线的字线的带条字线；

在该字线的两侧的有源区域中所形成的源极和漏极；

与该有源区域的漏极相接触的位线；和

与该源极相接触并存贮该存贮器集成电路的一电荷的电容；

其中对于每个有源区域通过4×4条字线并且该四条字线独自地被驱动。

2、根据权利要求1所述的存贮器集成电路，其中在一有源区域中形成四个源极和一个漏极。

3、根据权利要求1所述的存贮器集成电路，其中所述全程字线是位于X轴和Y轴方向。

4、根据权利要求1所述的存贮器集成电路，其中在该X轴方向上，有源区域之间的空间上形成该带条字线。

5、一种制造存贮器集成电路的方法包括有步骤：

提供第一电导型的一半导体基片；

在该半导体基片上形成一场氧化膜，在未场氧化的该半导体基片的部分上形成多个并旋转90°H形状的有源区域；

形成通过该半导体基片的有源区域的字线；

在该字线之间所暴露的有源区域中形成第二电导型的源极和漏极；

在其上形成包含有源极、漏极和字线的晶体管的该半导体基片上形成第一绝缘膜；

除去该第一绝缘膜以暴露未连接到全程字线的字线部分和漏极；和

同时地形成连接到该所暴露的漏极的位线和连接到未接到该全程字线的字线的带条字线。

6、根据权利要求5所述的制造存贮器集成电路的方法，其中该第一电导型是P型。

7、根据权利要求5所述的制造存贮器集成电路的方法，其中该第二电导型是N型。

8、根据权利要求5所述的制造存贮器集成电路的方法，在形成位线和带条字线之后，进一步还包括有步骤：

在其上所形成位线和带条字线的该半导体基片上形成一第二层间绝缘膜；

腐蚀该第二层间绝缘膜以暴露该源极区域；和

在源极区域上形成一电容。

9、根据权利要求8所述的制造存贮器集成电路的方法，其中该第二绝缘膜是一平面绝缘膜。