TW303515B - Memory integrated circuit and methods for manufacturing the same - Google Patents
Memory integrated circuit and methods for manufacturing the same Download PDFInfo
- Publication number
- TW303515B TW303515B TW085106900A TW85106900A TW303515B TW 303515 B TW303515 B TW 303515B TW 085106900 A TW085106900 A TW 085106900A TW 85106900 A TW85106900 A TW 85106900A TW 303515 B TW303515 B TW 303515B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- character
- area
- character line
- storage
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000003860 storage Methods 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000002079 cooperative effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 2
- 238000009421 internal insulation Methods 0.000 claims 2
- 229910052693 Europium Inorganic materials 0.000 claims 1
- 241000282326 Felis catus Species 0.000 claims 1
- 208000001613 Gambling Diseases 0.000 claims 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 claims 1
- 230000005284 excitation Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 239000004576 sand Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241001331845 Equus asinus x caballus Species 0.000 description 1
- 241000218033 Hibiscus Species 0.000 description 1
- 235000005206 Hibiscus Nutrition 0.000 description 1
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Memories (AREA)
Description
SCC515 A7 B7 五、發明说明() 發明货景 <發明領域> (請先閲讀背面之注意事項再填寫本頁) 本發明是關於到存儲積體電路和其製造方法,具體而 言*是有關於一種可縮小結構面積而且能降低能源消耗的 存儲積體電路。 <先前技術說明> 近年來,資訊設備例如電腦的快速分佈,造成半導體 記憶元件的需求馆加。特別是對於訊號傳送,半導體記憶 元件可高速操作而且擁有大的儲存容量,因此有很大的箱 求。而這需求是在技術發展下改善積體電路的密度、反應 度、可信度下建立的。 在半導體元件中,動態随機存取記憶體廣被熟知,因 為它可以随時存取所儲存的記憶資訊。一涸DRAM通常由一 個當成儲存區域的記憶綑胞陣列部份,和管理外部訊號進 出的週邊電路部份所構成。 這個記憶綑胞陣列部份包含一個由電晶體*和一個電 容器所組成的記憶綑胞和一個可傳遞電容器中電子訊號的 位元線。 經濟部中央標準局負工消費合作社印裝 週邊電路部份包含一個VCC電源供應部份和一個行解 碼器。 對於寫入一個傳統的DRAM,有下列安排。當指定一個 記憶綑胞,需要週邊電路部份的一個行解碼器或相似的東 西。然後訊號電荷經由位元線傅送到指訂的記憶細胞。經 由位元線所傳送的訊號,傳送電容器的儲存節點,靠著事 本紙張尺度適用中國國家揉準(CNS )八4规格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 先指定電荷到閘極,訊號傅送到儲存節點是儲存在電容器 中。在謓出的過程中,靠著事先指定電應到阐極*把訊號 電荷傳送到位元線,傳送到位元線的訊號m荷最後經由行 解碼器讀出。 最近,在半専體元件中,為了增加位元線的容置,把 半導艘元件中各部份的面積縮小是必要的。減少半導體元 件中各部份的面積所形成的半導體元件組態,對於提供有 效的接觸是非常有效果的。 第1圖是根據第一種傳統方法,有關接觸結構的半導 體元件的第一個具體實例的平面圖。第2圖是取第1圖的 E - E ·切線的截面圖。和第1圖所示的一樣,字元線2距 在半導體基體(未顯示出來)用列的形式,以預定的距離 形成,位元線8是由位元線2形成的。 參考第2圖*形成半導體元件的傳統方法將在Μ下敘 述。第一,在半導體基體100上把預先決定的部分氧化, 形成氣化層1在半導體基體100上,沒有被形成氧化層1的 部分,形成工作區200,然後,閘氧化層10Α,通常用一種 熱氧化技術在全部的半導體基體100的全部表面上形成, 蓋在半導體基體100上的露出部份。然後,複矽晶曆均句 的在最後的半導體結構的表面上均句沉源在半體體基體100 上形成的複砂晶層,經過規剿触刻,在閘氧化層10Α形成 字元線2。因此,通常用化學氣相層積法(CVD)和蝕刻, 在最後結構的全部表面上形成氧化靥,用離子触刻反應技 術(RIE)形成10B空間,因此最後氧化曆10A和10B空間形成 -4 - 本紙柒尺度速用中國國家標準(〇阳)八4規/格(210><297公釐) ---------{裝------訂------{一 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 __B7_ 五、發明説明() 字元ip 2的兩面,兩面和起來才叫做字元線2。 為了形成電晶體上自動對準(self-aligned)的源極區 3和汲極區4,字線2用來當成一個光罩,而且擴散一些撥 雜如碟進入半導體基體100,在這一個步驟,如圖所示, 一個雜質區位在字線2中*被用來當成汲極區4,並且兩 個電晶艘共用這個汲極區4)。然後*第一個隔離層5以 一個預定的厚度,沉積在有電晶艘形成的半導體基體100 上,為了暴露出源極區3,這第一個隔離曆5會被触刻, 然後在半導賵記憶元件中儲存資訊電荷的電容7就被形成 了,同時,源極區3和電容7 (之間的接觸區就叫做一個 儲存節點一接觸區3A,然後,第二個隔離廇6,在有電容7 形成的半導體基體100上,K一個預定的厚度在全部表面 上沉積,為了露出汲極區4,第二個隔離層6的部分就要被 蝕刻位元線)形成,因此和露出來的汲極區5相接觸,結 果形成位元線接觸區4A。 第3圖是第2圖經Π - ΠΙ ·切線的截面画,並且顯示存 儲積體電路的工作區的型式。 就像第3圖所顯示的一櫬,一個工作區200在半導體 基體(未顯示)上形成,成為1-90度旋轉的形態,為了縮 小一個電晶電單位細胞的面積,所Μ在一個工作區200形 成兩個電晶體,這也就是說,兩個字元線2通過工作區200 而形成,一個源極(未顯示)和一個汲極(未顯示)各自 在工作區200上的宇元線2兩面形成,更進一步的,-一個儲 存電荷電容(未顯示)和源極相連接,因此形成這個儲存 -5 - 本紙伕尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 節點接觸區3A,這個汲極和位元(未顯示)相接觸,因此 形成字元線接觸區4A。 如上述,傳統的存儲積艘電路有1-90度旋轉的形態的 工作區,有一對電晶體,這對電晶體共享一個在工作區的 汲極,對於這個理由,為了去驅動兩個在工作區的電晶體 ,最少必需要有1/2VCC;的電壓,因此這是非常滿足近來低 功率的需求。 更逍一步,Μ製造存儲積體電路的角度來看,既然電 容比位元線還早形成,步階範画(step coverage)會因電 容的增加而產生,就是因為這個原因,當要形成位元線時 ,位元線和汲極的接觸並沒有那麼容晃產生,因此會造成 很差的聯繫,而且很難去增加電容的面積。 為了去克服這種困難,就像另外一種傳統的作法一樣 ,這個作法的方法是將電容延到位元線之後形成。 就如同第4圖所示,工作區200用表餍氧化法在半導艘 基體(未顯示)上形成。字元線2在工作區200和氧化曆1 上互相平行形成,並且事先以預定的距離互相隔開;位元 線8在工作區200和氧化曆1上互相平行的形成,並且事先 Μ預定的距離互相隔開。因此形成了字元線2。 第5圖是第4圖經V-V ’切線的截面圖。 就如同第5圖所示,工作區200利用傳統的表曆氧化法 在半導體基體100定義出來,字元線2利用已知的技術,在 半導體基體100上的事先預訂部分形成。 靠著氧化層1和字行2 * —個非鈍質的雛子潑入工作區 -6 - 本纸張尺度適用Γ國國家標準(CNS ) Α4規格(210X297公^7 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央揉準局員工消費合作社印製 U u· 5 i 5 A7 _B7 五、發明说明() ,200,然後形成了源極區3和汲極區4,然後,第一個隔離 曆5沉積在有電晶艘形成的半導體基體1〇〇上,這第一個隔 離曆5會被触刻,而露出汲極區4,同時,汲極區4和位元 線8互相接觸的部分稱做位元線接觸區4A,然後第二個隔 雛層6,在有位元線8形成的半導體基體1〇〇的全部表面上 沉積,第二個隔離曆6和第一個隔雛屬5的預定部分會相繼 經過触刻去把源極區3暴露出來,同時,源極區3和電容7 互相接觸的部分稱做儲存節點接觸區3A。 第6圖是第5 _經\/1-VI’切線的截面圖,並且顯示出 存儲積體電路的工作區的型式。 由傳統的I-旋轉90度模式,這是很難在形成電容之前 就先行成位元線,因此在工作區200上的T-反轉形式便形成 了,字元線2形成,兩個接著兩個的通過各自的工作區200 ,在有T-反轉形式的主動區200上,兩個源極(未顯示) 在X軸上字元線2的兩面形成,一個汲極(未顯示)在Y軸 上的字元線2形成,源極和電容接觸的部分稱儲存節點接 觸區3A,汲極和位元線互相接觸的部分稱做位元線接觸區 4A。 K製造存儲檟體電路的角度來看,形成位元線和電容 的T-反轉形成工作區200的存儲積體霣路,靠著更改製造 流程,因此縮減了步階範園然而站在結構的觀點上,和以 前一樣,在一個工作區形成兩個霄晶體,因此,這根難靠 一個低電壓去驅動電晶艘,更進一步的,靠著減少部分的 T-反轉形式,可以博加工作區的面積,因此記憶綑胞的面 -7 - 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注f項再填寫本頁) 裝‘ 、1T. 經濟部中央橾準局員工消費合作社印製 Λ7 卜 B7_匕..........' '五、發明説明() 播可以增加33%。 <發明總論> 本發明之一目的為提供一存儲穠體電路,其中在工作 區形成兩個Μ上之霉晶級,因此可Μ資現以低歷腿動工 作。 本發明之另一目的為提供一個較小面租工作區的存雠 積艟霄路,去資現高密度的需求。 更進一步的,本發明之目的,是提供一俪可以減少步 階範匯因而增加元件可腾賴度的存雠積體霣路。 為了完成Μ上的目的,本發明提供一種包含在半導鱧 基賊上形成的存儲積败電路工作區,每一個都有Η-形態, 通過每個工作區的字元線4;和各別字元媒都有逋接到的 整嫌性字元線;帶形的字元媒(strapping word lines)連 接到沒有和整級性字元線連接的字元線ί在工作區兩面形 成的源槿和汲極;工作區的汲極和位元媒埋接;和源極有 接觭的霄容儲存存雠積嫌霣路中的霣荷*而埴存雠積髓電 路中有字元媒四個接著四個的通過各自的工作區,並且埴 四個字行各自被駆動〇 更進一步,為了完成以上的目的,在本發明製造存儲 積體霣路的方法中•氧化層在第一導艚型態的半導體基體 上形成,因此有旋轉90度Η-形態的工作區也被形成,字元 線在邐沒有被氧化的在半導級基體上工作區形成源極和汲 極在主動區的第二導趙形態字元線間的露出來部分形成, 一個第一隔絕曆在有電晶髖形成的半導通基賊形成*第一 —8 — (請先閱讀背面之注意事項再填寫本頁) 袈· 訂
L 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 3uC5i5 B7 五、發明説明() 隔絕層會被再移開去把沒有連接到電源和汲極的字元線預 訂部分顯露出來,和這個顯露出來汲極有接觸的字元線在 半専艘基艘上形成,就在同時,帶形的字元線,連接到在 半導體基體上沒有和電源連接到的字元線。 <圓示之簡簞說明> 第1圖是有I-形態90度旋轉的横體電路工作區的平面 圖。 第2圖是第1圖的IE - H ’線的截面,有I-形態90度旋 轉的積體電路工作區的截面圖。 第3圖是從第2圖的m-m ’線的截面,有傳統記憶性 積體電路工作區的截面圖。 第4圖是有傳統T-反轉形式的記憶性積體電路工作區 的平面画。 第5圖是從第4圖V- V ’線的截面的傅統記憶性積體 電路的截面圖。 第6圖是顯示第4圖的VI-VI ·線截面傅統記憶性積體 Μ足各白勺Ιί乍ΜΘ勺。 第7圖是根據發明,而完成有Η -形態90度旋轉的積體 電路工作區的設計圖之上視圖。 第8圖是第7圖的VI-训’線的截面,顯示製造存儲積 體電路具體實例。 第9圖是第7圖的IX-IX’線的截面,顯示製造存儲積 體電路具體實例的截面圖。 <較佳具體實例的詳細敍述> -9 - 本紙伕尺度適用中國國家標準(CNS ) A4規格(210X297公釐) {裝 訂------{ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明说明() 以下,根據附圖來敘述本發明的較佳具體實例,在這 個具體實例中,用相同的數字注解來表示傳統元件中的相 同部分。 和第7圖所示的一樣,一個半導體基體上的預訂部分 會被氣化成工作區200,為了去形成四個電晶體200a,200b ,200c,200d在工作區200上,工作區200形成有90度旋轉的 H-形態,四個電晶體200a, 200b, 200c,200d —樣的共享汲 極區4A,字元線2,所Μ可Μ各別穿過工作區200上的四段 區域,兩個字元線2, 2a和2b穿過工作區200上的四段區域 的上曆部分,各自連接到整體性字元線20A和20B。另外兩 個字元線2, 2c和2d穿過工作區200上的四段區域的下層咅13 分,各自連接至ίί整體f生字元吝泉20(:和20D。這也就:是說,字 元線2C連接到帶形字元線20,並且在第7圖的X軸上執行, 因此形成了 一個字元線接觸區30,並且帶形字元線20連接 到整體性字元線20D ,整體性字元線20D連接到帶形字元線 20,並且在第7圖的Y軸上執行。 在這個具體實例中,很重要的是整體性字元線20A, 20 B,20C,20D的形成,所Μ在工作區有H-形態90度旋轉的電 晶體不會同時的操作。 多數的整體性字元線在X軸方向的較高層部分和較低 層部分形成,例如兩個整體性字元線在細胞的較高部份, 和一個在較低餍部分--個整體性字元線2D在Υ軸方向形成 ,然後在工作區200上的字元線2,和整體性字元線20Α, 20 B,20C,20D接觸,並且各個在各個的時間區間內操作,因 本纸張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本萸) 、·=* 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明() 此,所有在工作區200上的電晶體可在不同的時間内操作 ,同時,全部連接到整體性字元線20A,20B,20C,20D的字 元線2 *在X軸及Y軸形成,更進一步,整體性字元線20A, 20B,20C,20D為了和字元線2連接,帶形宇元線20MX軸方 向在氣化層2上形成。 源極區(未顯示)和汲極區(未顯示)在字元線2兩 面的工作區200上露出部分形成汲極區在有H-形態的工作 區200的橋接部分形成源極區在有H-形態的工作區的四個 段部分各別形成。 因此,四個電晶體在一個工作區上形成,而旦四個電 晶體共享一個汲極,更逍一步,為了有效的減少细胞的大 小,工作區在像圓t一樣,在90度H-旋轉的形態上形成, 大部分的工作區200在氧化層1的表面上,並且Μ預定的長 度各自分開工作區200的第一行L1和第三行L3有相似的形 態,工作區200的第二行L2和第四行L4有相似的形態,更 進一步,在第一條線的工作區200Α和200Β之間的第一層氧 化層1之下,第二條線工作區的汲極位置固定在這裡,用 相同的方法,在第二條線的工作區200C和200D之間的第一 層氧化層1之下,第三條線的工作區。 200Ε的汲極位置固定在這裡,利用這種形式的原因, 是靠著在半導體基底上形成大部分的主動區,去塘加存儲 積體電路的積體密度。 更進一步,一個位元線的被形成,所Μ可Μ通過工作 區200的汲極區,因此形成了位元線接觸區4Α,一個儲存 本紙張尺度適用中國國家樣率(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明() 節點電容(未顯示)在四個部分上形成,如在工作區200 上的源極,因此製造出儲存節點接觸區3A。 更進一步,一個位元線8形成可Μ通過工作區200的汲 極區,因此形成了位元線接觸區4Α,一個儲存節點爾容( 未顯示)在四個段邬分上形成,如在工作區200上的源極 ,因此製造出儲存節點接觸區3A。 因此,可以瞭解帶形字元線20是利用這種方法形成, 不用其它額夕卜的步驟,換而言之,字行2A,2B,2C,2D Μ傳 統方法在Υ-軸方向形成,在另一方面,用循序處理在X-蚰 方向形成的位元線8,和帶形的字元線20在X-軸方向一起 形成。 第8圖是第7圖經VI-VIf線的截面圖,半導體基體100 的部分面積是有選擇性的實行氧化,形成氧化層1,就在同 時,沒有形成氧化層的部分,以同樣的方法形成工作區200 ,然後,一個關氧化曆10A和以複晶砂層形成的鬧極,靠 著CVD法循序沉積*這複晶矽在Y-軸形成(見第7圖),因 此形成字元線2靠著低濃度的多數載子擴散在工作區200的 露出區;而工作區200是靠著擴散高濃度的數載子非等向 性蝕刻技術,在字元線2兩面空間的形成*因此,源極區 3和汲極區4在工作區200上形成,然後,一個第一隔離層5 會一致地在有電晶艘形成的半導體基1〇〇上沉積,這第一 個隔離靥5會被蝕刻因而可以和在主動區200上形成的汲極 區4接觸0 然後,對於位元線要用的複砂晶,在最後的結構上以 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) f 袈 訂------^..; (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明说明() 預定的部分沉積,然後触刻,然後形成位元線8,同時, 對位元線的複砂晶會被樣式化為位元線8,而且間時,被 樣式化為帶形字元線20,來和在氧化曆1上沒有跟整髓性 字元線(未知)接觸的宇元線2接觸,然後,第二餍隔雛 餍6,會沉橫在有位元線8形成的半導體基體100上面,就 在同時,由於氧化曆1、字元線20和位元線在最後的結構 上形成,步階覆蓋會婿加。對於第二曆隔離層6,最好是 用非常優秀的平面化性質之物質,如BPSG和S0G。第二曆 隔離曆會被触刻,然後暴露出工作區的源極區3。然後, 用一個傳統方法各別的製造的儲存節點極7A、絕電性層7B 和電極面7C。 第9鼸是第7圖經IX-IX’的截面圖,而且在氧化曆上 艘成字元線2和帶形字元線20。 如第9圖所示,氣化層1靠蕃在半導體基體100上有選 擇性的氧化而形成,閘極氧化層10A和字元線2在氣化層1 上形成第一層隔雛層5在有宇元線2形成的半導體基體100 上均句沉積。雖然沒有在第9圖上顯示,第一層隔雛曆5 經過触刻,所Μ可以把汲極區和字元線2的預定部份暴露 出來,然後,一個形成帶形字元線和位元線的複砂晶經過 沉積和部分触刻,形成了帶形字元線20和位元線,相同地 ,一個和帶形字元線20相接觸的字元線2形成了字元線接 觸區30。 在這個具體實例中,有四個電晶體共享一個汲極。同 樣的,這個記憶性積體電路可Μ在低電壓下驅動,而且記 -13 _ 本紙法尺度適用中國國家榇準(CNS ) Α4規格(210X297公釐) f 装 I n 訂 ^ (請先閱讀背面之注意事項再填寫本頁) A7 303515 ____B7 五、發明説明() 憶細胞的大小可縮減,因而憎加了横體電路的密度。 而且*根據本發明,這個存儲綑胞陣列的佈局也因區 域縮減而較易形成,不用額外的處理步驟。 --I 1—-— I - - I HI ( - - - ^^1 I ^^1 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作杜印製 4
本錄尺纽財( CNS } Aim, ( 210X297/^¥T
Claims (1)
- 經濟部中央標率局w;工消費合作社印裝 π、申,請專利範圍 1·—種存儲積賊電路,包含: 在半導賊基級100上形成的工作面·每一工作®都有一 個Η-形態; 字元線,其通過毎一個主励區;和毎個字元媒都接觸的 整嫌性字元線i 铕形字元線,逋接到沒有和整體性字元線連接到的字元 線: 源極區和汲極區,在字元媒2兩面的工作通上肜成i 位元媒,其與工作區上的汲極®接觸: 電容•其和源極區接觴•並且雠存紀憶性積賊霣路的霣 荷: 其中字元媒以四乘四的方式通過毎一個工作區*而且四 條字元媒各別的驅動〇 2. 如申請專利範圃第1項之存齡積級電路,其中四個源極 區和一個汲極區在一個工作區上形成。 3. 如申請專利範園第1項之存齡積級電路,其中所述整睡 性字元線位置固定在X-軸方向和Y-軸方向。 4. 如申謫專利範圓第1項之存儲積賊《路,其中帶形字元 線MX-軸方向在工作區的空間上形成。 5. —種製造存儲積髓電路的方法,包含下列步躲: 提供一個第一導通形態的半導賊基級; 在半等賭基體上形成氧化曆,部分半導級基體上沒有氧 化的部分形成一個90度H-旋轉形態的多數工作區; 形成通過半導猫基通上主動區的字元線; -15 - 本紙fit尺度適用中囷國家標準(CNS ) A4規格(210 X 297公釐) (請先W讀背面之注$項再填寫本頁) 裝. 訂 A8 B8 C8 D8 々、申請專利範圍 在兩個字元線之間露出的工作區形成第二導艘形態的源 極區和汲極區; 在有包含源極區和汲極區和字元線的電晶體形成的半導 體基體上形成第一絕隔層; 重新移動第一絕隔曆,因而可Μ暴露出部分沒有連接到 整體性字元線和汲極區的字元線; 形成和汲極區暴露出部份連接的位元線,同時也形成帶 形字元線連接到沒有和整體性字元線連接到的字元線。 6. 如申請専利範園第5項之製造存儲積趙電路之方法,其 中第一導體形態是Ρ-形態。 7. 如申請專利範園第5項之製造存儲積雜電路之方法,其 中第二導體形態是Ν-形態。 8. 如申講専利範園第5項之製造存儲積艘堪路之方法,其 中第二絕隔層是一個平面化的絕隔曆。 9. 如申讅專利範園第5項之製造存儲積體電路之方法,在 形成位元線和帶形字元線之後,進一步的邐包含下列步 驟: 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在有位元線和帶形字元線形成的半導艘基體上形成第二 内部絕隔曆; 触刻第二内部絕隔靥,使源極區暴露出來;Μ及, 在源極區形成電容。 -16 - 本紙張尺度通用中國國家標準(CNS ) Α4*見格(210Χ29,公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015178A KR100190522B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 메모리 집적회로 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW303515B true TW303515B (en) | 1997-04-21 |
Family
ID=19416730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085106900A TW303515B (en) | 1995-06-09 | 1996-06-08 | Memory integrated circuit and methods for manufacturing the same |
Country Status (4)
Country | Link |
---|---|
US (2) | US5812443A (zh) |
KR (1) | KR100190522B1 (zh) |
CN (1) | CN1050227C (zh) |
TW (1) | TW303515B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230386577A1 (en) * | 2022-05-24 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with reduced area |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0161474B1 (ko) * | 1995-12-15 | 1999-02-01 | 김광호 | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 |
US6097621A (en) * | 1998-05-04 | 2000-08-01 | Texas Instruments Incorporated | Memory cell array architecture for random access memory device |
US6188095B1 (en) * | 1998-09-30 | 2001-02-13 | Siemens Aktiengesellschaft | 6¼ f2 DRAM cell structure with four nodes per bitline-stud and two topological wordline levels |
US6218696B1 (en) * | 1999-06-07 | 2001-04-17 | Infineon Technologies North America Corp. | Layout and wiring scheme for memory cells with vertical transistors |
JP2001035941A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6118683A (en) * | 1999-09-29 | 2000-09-12 | Infineon Technologies North America Corporation | Dynamic random access memory cell layout |
US7466620B2 (en) * | 2006-01-04 | 2008-12-16 | Baker Mohammad | System and method for low power wordline logic for a memory |
JP2012038848A (ja) * | 2010-08-05 | 2012-02-23 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US9691750B2 (en) * | 2015-01-30 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and layout method thereof |
US9461045B1 (en) | 2015-06-25 | 2016-10-04 | Micron Technology, Inc. | Semiconductor devices |
CN116113237A (zh) * | 2020-08-18 | 2023-05-12 | 长鑫存储技术有限公司 | 存储器及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374576A (en) * | 1988-12-21 | 1994-12-20 | Hitachi, Ltd. | Method of fabricating stacked capacitor cell memory devices |
JPH06169071A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | 半導体記憶装置 |
DE69305986T2 (de) * | 1993-07-29 | 1997-03-06 | Sgs Thomson Microelectronics | Schaltungsstruktur für Speichermatrix und entsprechende Herstellungsverfahren |
JP3136885B2 (ja) * | 1994-02-02 | 2001-02-19 | 日産自動車株式会社 | パワーmosfet |
JP2715941B2 (ja) * | 1994-10-31 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
TW393731B (en) * | 1997-12-01 | 2000-06-11 | Nanya Plastics Corp | DRAM sharing a bit line contact window with multi-memory cells and its manufacturing method |
-
1995
- 1995-06-09 KR KR1019950015178A patent/KR100190522B1/ko not_active IP Right Cessation
-
1996
- 1996-06-08 TW TW085106900A patent/TW303515B/zh not_active IP Right Cessation
- 1996-06-09 CN CN96110397A patent/CN1050227C/zh not_active Expired - Fee Related
- 1996-06-10 US US08/662,415 patent/US5812443A/en not_active Expired - Lifetime
-
1998
- 1998-06-18 US US09/099,157 patent/US6051461A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230386577A1 (en) * | 2022-05-24 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with reduced area |
US11984165B2 (en) * | 2022-05-24 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with reduced area |
Also Published As
Publication number | Publication date |
---|---|
CN1147697A (zh) | 1997-04-16 |
KR970003972A (ko) | 1997-01-29 |
US5812443A (en) | 1998-09-22 |
KR100190522B1 (ko) | 1999-06-01 |
US6051461A (en) | 2000-04-18 |
CN1050227C (zh) | 2000-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039377B2 (en) | Semiconductor constructions | |
US7573088B2 (en) | DRAM array and electronic system | |
TW303515B (en) | Memory integrated circuit and methods for manufacturing the same | |
US6417040B2 (en) | Method for forming memory array having a digit line buried in an isolation region | |
US5177576A (en) | Dynamic random access memory having trench capacitors and vertical transistors | |
US5032882A (en) | Semiconductor device having trench type structure | |
TW200602B (zh) | ||
JPH03278573A (ja) | 半導体記憶装置 | |
US8344436B2 (en) | Semiconductor constructions and electronic systems | |
US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
TW477063B (en) | Memory-cells arrangement | |
JP2702121B2 (ja) | 半導体記憶装置 | |
JPH10308498A (ja) | 半導体装置及びその製造方法 | |
US7109546B2 (en) | Horizontal memory gain cells | |
JPH0774268A (ja) | 半導体記憶装置およびその製造方法 | |
US5132240A (en) | Method for manufacturing a semiconductor device | |
US6433377B1 (en) | Chain RAM and method for fabricating the same | |
US20030085419A1 (en) | Novel MIM process for logic-based embedded RAM | |
US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
CN1048823C (zh) | 集成电路的电容器及其制造方法 | |
US7158399B2 (en) | Digital data apparatuses and digital data operational methods | |
US11443788B1 (en) | Reference-voltage-generators within integrated assemblies | |
JP3182860B2 (ja) | 半導体装置 | |
TW405259B (en) | Manufacture method of the charge storage structure | |
JPH0691216B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |