CN1048823C - 集成电路的电容器及其制造方法 - Google Patents
集成电路的电容器及其制造方法 Download PDFInfo
- Publication number
- CN1048823C CN1048823C CN97111154A CN97111154A CN1048823C CN 1048823 C CN1048823 C CN 1048823C CN 97111154 A CN97111154 A CN 97111154A CN 97111154 A CN97111154 A CN 97111154A CN 1048823 C CN1048823 C CN 1048823C
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- etching
- polysilicon
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 229920005591 polysilicon Polymers 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 229920000642 polymer Polymers 0.000 claims abstract description 12
- 239000006227 byproduct Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000866 electrolytic etching Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000012797 qualification Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种高密度动态随机存取存储器电容器的制造方法.利用单一蚀刻在半导体衬底上制作电容器，该电容器由接触窗与金属氧化物半导体场效应晶体管的源极电接触。本发明可减少使用光刻胶的数量且将不去除限定的光刻胶而直接蚀刻该光刻胶与该多晶硅层形成电容，利用制作中产生的聚合物与蚀刻副产物为掩模形成电容器的底部电极，并可在同一步骤形成电容的凹槽结构与柱状体，该凹槽与柱状体将增加电容器的表面积，故可大量提高电容器的电性能。
Description
本发明涉及一种高密度动态随机存取存储器(dynamic randon accessmemory；DRAM)的电容器的制造方法，适用于半导体工业的集成电路中。
动态随机存取存储器(dynamic ran’dom access memory；DRAM)是一种主要的易失性(volatile)存储器。工业界从16K位(U.S.Pat.No.4081701)、64位(U.S.Pat.No.4055444)、IM位(U.S.Pat.No.4658377)至16M位发展，因此便宜且容易大的DRAM便随着制作技术的改善而向64M位、256M位、甚至1G位及4G位前进。
所谓的单一晶体管DRAM单元(single transister DRAM cell)事实上是由一个DRAM晶体管与电容器(capacitor)所构成的，电容器是DRAM单元用以存储信号的心脏部分，若电容器所存储的电荷越多，读出放大器在读取资料时受杂质的影响如α粒子所产生的软错误(soft errors)将大大降低，还可减低“再补充”的频率。一般增加电容器存储电荷能力方法有(1)增加电介质的介电常数，使电容器单位面积的存储电荷数增加；(2)减少介电层的厚度；(3)增加电容器的面积，使整个存储在电容器内的电荷数增加。
一般典型的动态随机存取存储器是在半导体的衬底制造金属氧化物半导体场效应晶体体管(MOSFET)与电容器，利用接触窗来连接电容器的电荷存储电极(storage node)与金属氧化物半导体场效应晶体管的院源极作电接触。通过电容器与源极区的电接触，数位资料信息存储在电容器并通过金属氧化物半导体场效应晶体管、位线、字线(Wordline)阵列来取得电容器的数位资料。一般的电容器可分为层叠式电容器(stacked capacitor)及凹槽式电容器(trenched capacitor)。
传统的层叠式电容器增加电容的方法是增加电容器下层电极层的厚度以增电容器的表面积，然而增加电容器的下层电极层的厚度却产生陡峭的结构形势，导致光刻、蚀刻与薄膜淀积的困难。
本发明的主要目的是提供一种高密度动态随机存取存储器(dynamicrandom access memory；DRAM)的电容器的制造方法。
本发明的另一目的是利用单一的蚀刻技术、减少光刻胶的制作步骤并于同一制作步骤中形成电容的凹槽结构与柱状结构以增加电容的表面积的制造电容的方法。
本发明的再一目的是提供一种具有柱状结构的凹槽形式电容的制造方法与结构。
本发明的主要制作过程是以传统的LOCOS方法先在半导体的衬底上形成场氧化区，接着形成金属氧化物半导体场效应晶体管与字线，上述的金属氧化物半导体场效应晶体管包含有栅极氧化层、栅极、侧壁隔离垫(spacer)、漏极与源极。
传统的方法、在制作步骤中将需要多次光刻、光刻胶步骤与蚀刻步骤，制作复杂且成本较高，在缩小元件尺寸及减少制作步骤的需求下，本发明的电容制作可提供只用单一蚀刻技术即能完成电容的制作，另外利用本发明的方法形成的电容因有柱状体结构与凹槽结构故能有效提高电容的表面积，此外本发明不会有传统层叠式电容为增加电容的表面积，而产生陡峭的结构状态，从而导致光刻、蚀刻与薄膜淀积的困难。本发明的另一优点是可在同一制作步骤中形成凹槽结构与柱状体结构。
在上述半导体的衬底上限定接触窗的图案以制作金属氧化物半导体场效应晶体管的接触窗，并将作为与电容器接触的区域。在场氧化层上形成第一多晶硅层，接着在第一多晶硅层之上限定的形成光刻胶层，以蚀刻技术蚀刻第一多晶硅层与光刻胶层，本发明可减少使用光刻胶层的数量并且将不去除限定的光刻胶层，直接蚀刻该光刻胶层与该多晶硅层形成电容结构，减少制作的程序，利用制作中产生的聚合物(polymer)与蚀刻副产物(etchingbyproduction)作为掩模形成电容器的底部电极结构，接着的步骤为在蚀刻后的第一多晶层之上淀积介电层与第二多晶硅层，从而完成电容的制作。
图1至图7为本发明制作方法的步骤的截面图。
本发明提供一种可以提高动态随机存取存储器(dynamic random accessmemory)电容的电容量的制作方法及一种电容的结构。本发明制作简易且能有效增加电容的表面积，从而增进其性能。本发明的最佳实施例将详细说明如下：
如图1所示，以一晶面为<100>的单晶半导体为衬底，如P型单晶的衬底1。以传统的LOCOS工艺制作一厚的场氧化区(未图示出)作为有源区域的绝缘物，该场氧化区域的形成是在已经过淀积、光刻的氮化硅与二氧化硅复合层作为掩模将有源区加以限定，然后在有氧蒸汽的环境下热氧化，温度在850-1050℃间产生二氧化硅，厚度为4000-6000埃，然后以热磷酸去除氮化硅，以氢氟酸去除二氧化硅，接着在所述的P型衬底上经由LOCOS的工艺形成金属氧化物半导体场效应晶体管(未图示出)包含有栅极(gate)、栅极氧化层(gate oxide)、漏极(drain)、源极(source)以及侧壁隔离垫(sidewallspacer)。接着淀积绝缘层3在所述的结构上，然后以蚀刻技术完成接触窗5的制作，如图1所示。
完成金属氧化物半导体场效应晶体管的制作后，接着淀积一第一多晶硅层7，厚度为2000埃至10000埃之间，如图1所示。第一多晶硅层是以低压化学汽相淀积(LPCVD)法以PH3、SiH4、N2的混合气体利用同步掺杂(in-situ doped)形成第一多晶硅层7或是淀积第一多晶硅层7后再掺杂或是淀积无掺杂的第一多晶硅层7，紧接着在该第一多晶硅层上，限定光刻胶层9的图案，参见图2。
利用蚀刻技术进行所述的第一多晶硅层与光刻胶层的蚀刻，如图3所示。本实施例是以电子回旋共振电解浸蚀(electron cyclotron resonance；ECR)，亦可使用反应离子蚀刻(reactiveion etching；RIE)或是电解浸蚀刻。该蚀刻步骤是本发明的重要关键，该蚀刻过程分为主要蚀刻与过度蚀刻两个步骤，并且过度蚀刻程度是主要蚀刻程度的百分之五十至百分之五百，是以光刻胶层9与第一多晶硅层7的厚度而定(例如主要蚀刻时间为t，过度蚀刻时间则为1t至5t)，此可由淀积适当厚度的光刻胶层或是淀积薄的光刻胶层(甚至厚度不够主要蚀刻)而由控制其蚀刻时间来控制其蚀刻程度。主要蚀刻是直接蚀刻光刻胶层与未被光刻胶遮盖的第一多晶硅层，蚀刻过程中由于光刻胶、多晶硅与蚀刻的气体产生反应形成聚合物(polymer)11附着在未被蚀刻的多晶硅的侧壁，该主要蚀刻过程至第一多晶硅层底部亦即绝缘层3的表面为止，如图4。
接着的步骤是进行过度蚀刻步骤，也用主要蚀刻使用的电子回旋共振电解浸蚀(ECR)进行第一多晶硅层的深蚀刻(etch back)，该深蚀刻程度终止在蚀刻程度为主要蚀刻程度的一至五倍。该蚀刻过程将会产生蚀刻副产物，该蚀刻副产物随机分布于第一多晶硅层的表面，故在过度蚀刻过程中或将形成掩模形成柱状体多晶硅柱结构15，该柱状体多晶硅柱将增加电容的表面积，该结构将作为电容的底层电极，如图5所示。下一步骤是去除第一多晶硅侧壁的聚合物与蚀刻副产物。
接着电容中的介电物质(dielectric)与上层电极的多晶硅层将被制作，其步骤为首先将用化学汽相淀积法淀积极薄的介电物质17，该介电物质为氧化氮化硅、氮化硅和二氧化硅组合，或是其他高介电常数如Ta2O5组成的介电物质，如图6所示。下一步骤是用低压化学汽相淀积(LPCVD)法以PH3、SiH4、N2的混合气体利用同步掺杂(in-situ doped)形成第二多晶硅层19或是淀积多晶硅层后再掺杂，该第二多晶硅层将作为上层电极淀积在所述介电物质17之上，且填满上述的凹槽结构的多晶硅层7与介电物质17之上，如图7所示，该具有较大表面积的动态随机存取存储器(dynamic random access memory)电容器将能增加存储容量，利于电性能的提高。
本发明的电容器揭示一种高密度的动态随机存取存储器(dynamicrandom access memory；DRAM)电容器的制造方法。本发明将不会产生光刻、蚀刻与薄膜淀积困难的问题，也没有产生漏电流的顾虑，本发明可减少使用光刻胶的数量形成电容结构，减少制作的程序，再者本发明可增加电容器的表面积，因本发明的电容表面积大幅增加，故可大量提高电容器的电性能，制作简单且能有效地大幅度增加表面积。
本发明以一较佳实施例说明如上，而所属领域的技术人员，在不脱离本发明的精神范围内，还可作些许更动润饰，但其仍应属于本发明权利要求书所限定的范围及其等同范围内。
Claims (15)
1.一种集成电路的电容器的制造方法，该方法在半导体衬底上进行，其步骤包含：
形成第一多晶硅层；
在该第一多晶硅层上淀积及限定光刻胶层图案；
利用蚀刻步骤蚀刻该光刻胶层与该第一多晶硅层；
在该第一多晶硅层的表面形成介电层；及
形成第二多晶硅层。
2.如权利要求1的方法，其中淀积上述的第一多晶硅层之前还包含以下步骤：
在衬底上形成绝缘层；
蚀刻绝缘层用以制作接触窗。
3.如权利要求2的方法，其中所述的第一多晶硅层形成在所述的绝缘层上，该第一多晶硅层经由所述的接触窗与衬底连结。
4.如权利要求1的方法，其中所述的第一多晶硅层用化学汽相淀积形成，该第一多晶硅层的厚度为2000埃至10000埃之间。
5.如权利要求1的方法，其中所述的蚀刻步骤为干蚀刻，该干蚀刻步骤包含：
主要蚀刻：及
过度蚀刻。
6.如权利要求5的方法，其中所述的过度蚀刻程度为所述的主要蚀刻程度的百分之五十至五百。
7.如权利要求5所述的方法，其中所述的主要蚀刻过程是达到第一多晶硅层底部为至。
8.如权利要求7所述的方法，其中所述的主要蚀刻过程中，将在第一多晶硅层的侧壁形成聚合物，该聚合物将作为掩模以便在该第一多晶硅层形成凹槽形状，该凹槽形状的第一多晶硅层将作为电容的底层电极。
9.如权利要求5的方法，其中在所述的过度蚀刻过程中，将蚀刻所述的第一多晶硅层；该第一多晶硅层内侧侧壁上形成蚀刻副产物；及
该蚀刻副产物将作为掩模，以便在该第一多晶硅层形成凹槽形状，该凹槽形状的第一多晶硅层将作为电容的底层电极。
10.如权利要求9所述的方法，其中所述的作为底层电极的该凹槽形状的该第一多晶硅层内具有柱状体多晶硅，该柱状体多晶硅柱可增加电容的表面积。
11.如权利要求1所述的方法，其中所述的蚀刻步骤可使用电子回旋共振电解浸蚀、反应离子蚀刻、电解浸蚀。
12.一种集成电路的电容器，包含：
第一多晶硅，该多晶硅为一凹槽形状，将作为该电容的底层电极；
柱状体，位于该凹槽内，该柱状体以多晶硅组成；
介电层，淀积在该第一多晶硅及该柱状体的表面；
第二多晶硅，淀积在该介电层的表面且将填满整个凹槽，将作为该电容的上层电极。
13.如权利要求12所述的电容器，其中所述的柱状体是随机分布在所述的凹槽内。
14.一种柱状体多晶硅柱的形成方法，其步骤包含：淀积多晶硅层；
限定光刻胶层图案及淀积该光刻胶层在该多晶硅层之上；
利用单一蚀刻步骤蚀刻该光刻胶层在该多晶硅层；
形成聚合物与蚀刻副产物；
以该聚合物与该蚀刻副产物为掩模形成凹槽多晶硅与柱状体多晶硅柱。
15.如权利要求14的方法，其中所述的蚀刻过程步骤包含：
主要蚀刻，该主要蚀刻过程是达到多晶硅层表面为止，该主要蚀刻过程中将在多晶硅层的侧壁形成聚合物；
过度蚀刻，该过度蚀刻过程中将蚀刻该多晶硅层并在该多晶硅层内侧侧壁上形成蚀刻副产物及在该多晶硅层上形成柱状体多晶硅柱；及
以该蚀刻副产物与该聚合物作为掩模以便在该多晶硅层中形成凹槽形状及柱状体多晶硅柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97111154A CN1048823C (zh) | 1997-05-12 | 1997-05-12 | 集成电路的电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97111154A CN1048823C (zh) | 1997-05-12 | 1997-05-12 | 集成电路的电容器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1166054A CN1166054A (zh) | 1997-11-26 |
| CN1048823C true CN1048823C (zh) | 2000-01-26 |
Family
ID=5171675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97111154A Expired - Lifetime CN1048823C (zh) | 1997-05-12 | 1997-05-12 | 集成电路的电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1048823C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319153C (zh) * | 2003-07-10 | 2007-05-30 | 南亚科技股份有限公司 | 一种沟槽的制造方法 |
| CN101452887B (zh) * | 2007-11-30 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | Dram中电容层的制作方法 |
| CN107004127A (zh) * | 2017-02-08 | 2017-08-01 | 深圳市飞仙智能科技有限公司 | 一种智能终端、电容式指纹传感器及其感测模块 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536673A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for making dynamic random access memory (DRAM) cells having large capacitor electrode plates for increased capacitance |
-
1997
- 1997-05-12 CN CN97111154A patent/CN1048823C/zh not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536673A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for making dynamic random access memory (DRAM) cells having large capacitor electrode plates for increased capacitance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1166054A (zh) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933727A (en) | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch | |
| US5142438A (en) | Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact | |
| US5017981A (en) | Semiconductor memory and method for fabricating the same | |
| EP0352893B1 (en) | Metal insulator semiconductor type dynamic random access memory device | |
| US5164917A (en) | Vertical one-transistor DRAM with enhanced capacitance and process for fabricating | |
| US6005269A (en) | DRAM cell with a double-crown shaped capacitor | |
| US5521112A (en) | Method of making capacitor for stack dram cell | |
| US5766995A (en) | Method for forming a DRAM cell with a ragged polysilicon crown-shaped capacitor | |
| CN1048823C (zh) | 集成电路的电容器及其制造方法 | |
| US5366919A (en) | Method of making a memory cell of a semiconductor memory device | |
| US5972771A (en) | Enhancing semiconductor structure surface area using HSG and etching | |
| JPH03109764A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0719848B2 (ja) | メモリセルアレイ | |
| JPH01175756A (ja) | 半導体装置およびその製造方法 | |
| US20020071320A1 (en) | Memory cell configuration and method for fabricating it | |
| US5858835A (en) | Method for fabricating a capactior in a DRAM cell | |
| US5716882A (en) | Method for forming a DRAM capacitor by forming a trench in a polysilicon layer | |
| JPH04340270A (ja) | 半導体メモリの製造方法 | |
| US5940701A (en) | Method for forming a DRAM capacitor with four polysilicon pillars | |
| US6265263B1 (en) | Method for forming a DRAM capacitor with porous storage node and rugged sidewalls | |
| US6027981A (en) | Method for forming a DRAM cell with a fork-shaped capacitor | |
| US6090663A (en) | Method for forming a high-density DRAM cell with a rugged polysilicon cup-shaped capacitor | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| JPH0529571A (ja) | 半導体記憶装置およびその製造方法 | |
| CN1121066C (zh) | 皇冠型电容结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20000126 |