KR0131720B1 - 반도체소자 - Google Patents

반도체소자

Info

Publication number
KR0131720B1
KR0131720B1 KR1019940013730A KR19940013730A KR0131720B1 KR 0131720 B1 KR0131720 B1 KR 0131720B1 KR 1019940013730 A KR1019940013730 A KR 1019940013730A KR 19940013730 A KR19940013730 A KR 19940013730A KR 0131720 B1 KR0131720 B1 KR 0131720B1
Authority
KR
South Korea
Prior art keywords
bit line
active region
region
bit
contact hole
Prior art date
Application number
KR1019940013730A
Other languages
English (en)
Other versions
KR960002488A (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940013730A priority Critical patent/KR0131720B1/ko
Publication of KR960002488A publication Critical patent/KR960002488A/ko
Application granted granted Critical
Publication of KR0131720B1 publication Critical patent/KR0131720B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자들중에서 지그 형상의 활성영역 비트라인의 양측에 걸쳐 형성되는 폴디드 비트라인 방식의 디램 소자에서 상기 활성영역의 중심부분에 비트라인 콘택홀을 형성하고, 상기 비트라인에 대해 반대방향으로 전하보존전극 콘택홀을 형성하며, 상기 비트라인에서 워드라인 스트랩영역의 경계 부분과 접한 양측의 첫 번째 비트라인에는 상기 워드라인 스트랩영역의 반대측에만 소자를 형성하였으며, 상기 양측 두 개의 비트라인을 서로 연결하여 하나의 비트라인으로 센서앰프와 연결시키고, 두 번째 비트라인들은 타측의 센서 앰프와 연결하였으므로, 폴디드 비트라인 방식의 디램 소자에서 워드라인 스트랩영역의 면적이 감소되어 소자의 고집적화에 유리하다.

Description

반도체소자
제1도는 종래 기술에 따른 반도체소자의 배치를 설명하기 위한 개략도.
제2도는 제1도에서의 단위 소자의 레이아웃도.
제3도는 제2도에서 단위소자의 선 X-X'에 따른 단면도.
제4도는 본 발명에 따른 반도체소자의 배치를 설명하기 위한 개략도.
* 도면의 주요부분에 대한 부호의 설명
A : 활성영역 마스크 B : 게이트전극 마스크
C : 비트라인 콘택 마스크 D : 비트라인 마스크
E : 전하보존전극 콘택 마스크 F : 전하보존전극 마스크
1 : 반도체기판 2 : 소자분리 절연막
3 : 게이트 산화막 4 : 게이트전극
5 : 소오스전극 5A : 드레인전극
6 : 층간절연막 7 : 비트라인
8 : 전하보존전극 9 : 유전막
10 : 플레이트전극 11 : 활성영역
12 : 비트라인 콘택홀 13 : 전하보존전극 콘택홀
14 : 빈영역 15 : 워드라인 스크랩영역
16 : 센서 앰프 17 : 단위소자
본 발명은 반도체소자에 관한 것으로서, 특히 하나의 활성영역에 하나의 비트라인 콘택이 형성되고 상기 비트라인 콘택을 중심으로 양쪽에 게이트전극이 형성되며 상기 게이트전극을 지나 형성되는 두 개의 전하보존전극이 상기 비트라인 콘택에 접촉되는 비트라인에 대해 각각 반대방향에 위치하는 폴디드(folded) 비트라인 방식의 반도체소자에서 워드라인 스트랩(strap)영역의 경계면과 접한 첫 번째 비트라인에는 워드라인 스트랩영역의 반대쪽으로만 소자를 형성하고 상기 두 개의 비트라인을 하나의 비트라인으로 사용하여 워드라인 스트랩영역의 면적을 감소시켜 소자의 고집적화에 유리한 반도체소자에 관한 것이다.
일반적으로 디램(DRAM) 소자는 단위소자가 하나의 모스 전계효과 트랜지스터와 하나의 캐패시터로 구성되어 구조 및 동작회로가 간단하므로 다른 소자에 비해 집적도가 높고, 제조 공정이 간단하여 반도체장치의 기본 메모리 소자로 널리 사용된다.
상기와 같은 디램 소자는 소정 개수의 단위소자로 구성되는 다수개의 블록으로 구성되며, 상기 블록들 사이의 공간에는 저항이 높은 폴리실리콘층으로 형성되는 워드라인의 저항을 감소시키기 위하여 게이트전극의 상측에 형성되는 금속배선과 게이트전극이 접촉되는 워드라인 스크랩영역 및 기타의 회로배선들이 배치된다.
제1도 내지 제3도는 종래 반도체소자를 설명하기 위한 도면들로서, 워드라인 스트랩영역 부분을 도시한 예이며, 서로 연관시켜 제조 단계에 따라 설명한다.
먼저, 반도체기판(1)상에 활성영역 마스크(A)를 사용하여 지그(zig)형상의 활성영역(11)을 정의하는 소자분리 절연막(2)을 형성한 후 나머지 반도체기판(1) 상에 게이트산화막(3)을 형성한다. 그다음 상기 게이트산화막(3)과 소자분리 절연막(2)에 걸쳐 세로 방향으로 연장되어 있는 일련의 게이트전극(4)들을 게이트전극 마스크(B)를 사용하여 형성하고, 상기 게이트전극(4) 양측의 반도체기판(1)에 소오스전극(5) 및 드레인전극(5A)을 형성한다.
그후, 상기 구조의 전표면에 층간절연막(6)을 도포한 후, 상기 활성영역(11)들의 중심 부분상의 층간절연막(6)을 비트라인 콘택홀 마스크(C)로 제거하여 비트라인 콘택홀(12)들을 형성하고, 상기 층간절연막(6) 상기에 상기 비트라인(12)을 통하여 상기 드레인전극(5A)과 접촉되며 가로 방향으로 연장되어 있는 일련의 비트라인(7)들을 비트라인 마스크(D)를 사용하여 형성한다.
이때 상기 비트라인(7)이 상기 활성영역(11)의 중심 부분을 지나면서 활성영역(11)의 양측을 노출시키며, 단위소자(17)에서 상기 지그 형상의 활성영역(11)이 하나의 비트라인(7)의 중심이 걸쳐지도록 형성되고, 상기 비트라인(7)에는 두 개의 게이트전극(4)이 걸쳐 있고, 상기 비트라인(7)들은 두 개가 한쌍이 되어 센서앰프(16)와 연결된다.
그다음 양측의 활성영역(11)상에 각각 하나씩 전하보존전극 콘택홀(13)을 형성하는데, 상기 두 개의 전하보존전극 콘택홀(13)은 상기 비트라인(7)에 대해 반대방향에 위치하도록 전하보존전극 콘택 마스크(E)를 사용하여 형성한다. 그후, 상기 전하보존전극 콘택홀(13)을 통하여 소오스전극(5)과 접촉되는 전하보존전극(8)을 형성하고, 상기 전하보존전극(8)의 표면에 유전막(9)을 형성한 후, 플레이트전극(10)을 형성한다.
그러나 상기와 같은 폴디드 비트라인 방식의 종래 디램 소자는 단위소자들이 형성되어 있는 블록들 사이의 공간인 워드라인 스트랩영역(15)의 경계면에 소자들이 형성되지 않는 빈영역(14)들이 형성되어 전체 디램소자의 크기가 증가되므로 소자의 고집적화가 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 활성영역의 중심부분을 비트라인이 지나가는 폴디드 비트라인 방식의 반도체소자에서 워드라인 스트랩영역의 경계면에 인접한 첫 번째 비트라인을 중심으로 상기 워드라인 스트랩영역의 반대쪽에만 단위소자들을 형성하고, 상기 두 개의 비트라인을 연결하여 하나의 비트라인으로 사용하여 워드라인 스트랩영역의 면적을 감소시켜 고집적화에 유리한 반도체소자를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 특징은, 반도체가판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대 방향으로 형성되어 있는 전하보존전극을 구비하는 폴디드 비트라인 방식의 반도체소자에 있어서, 워드라인 스트랩영역의 경계면에 인접한 양측의 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극이 형성됨에 있다.
본 발명의 다른 특징은, 반도체기판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대 방향으로 형성되어 있는 전하보존전극을 구비하는 폴디드 비트라인 방식의 반도체소자에 있어서, 워드라인 스트랩영역의 경계면에 인접한 첫번째 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극이 형성되어 있으며, 상기 두 개의 비트라인을 연결하여 하나의 비트라인으로 사용함에 있다.
본 발명의 또 다른 특징은, 반도체기판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대방향으로 형성되어 있는 전하보존전극을 구비하는 폴디드 비트라인 방식의 반도체소자에 있어서, 워드라인 스트랩영역의 경계면에 인접한 첫 번째 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극이 형성되어 있으며, 상기 두 개의 비트라인이 일측의 센서앰프와 연결되고, 상기 워드라인 스트랩영역과 인접한 두 번째 비트라인은 타측 센서앰프와 연결됨에 있다.
이하, 본 발명에 따른 폴디드 비트라인 방식의 반도체소자에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제4도는 본 발명에 따른 폴디드 비트라인 방식의 반도체소자를 설명하기 위한 개략도이다.
먼저, 지그 형상의 활성영역(11)들이 형성되어 있으며, 상기 활성영역(11)의 중심을 지나는 가로 방향으로 일련의 비트라인(7)들이 형성되어 있고, 상기 활성영역(11)의 중심에 비트라인 콘택홀(12)들이 형성되어 있다. 또한 상기 비트라인(7) 양측의 활성영역(11)상에 상기 비트라인(7)에 대하여 반대 방향으로 각각 하나씩 전하보존전극 콘택홀(13)들과 전하보존전극(8)이 형성되고, 상기 비트라인 콘택홀(12) 양측으로 전하보존전극 콘택홀(13)과의 사이로 일련의 게이트전극(4)들이 형성되어 있다.
여기서 상기 게이트전극(4)들이 상측의 금속배선들과 연결되는 워드라인 스트랩영역(15)의 경계면에 위치하는 첫 번째 비트라인(7)에는 상기 워드라인 스트랩영역(15)의 반대측 방향으로만 소자들, 즉 활성영역(11)과 전하보존전극(8)들이 형성되어 있다.
또한 소자 동작의 필요에 따라 상기 워드라인 스트랩영역(15) 경계면 양측의 비트라인(7)을 서로 연결하여 하나의 센서 앰프(16)와 연결시키고, 상기 워드라인 스트랩영역(15) 경계면과 접한 두 번째 비트라인(7)들은 타측의 센서앰프(16)와 연결된다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자는 활성영역의 중심부분을 비트라인이 가로지르는 폴디드 비트라인 방식의 디램 소자에서 상기 활성영역의 중심부분에 비트라인 콘택홀을 형성하고, 상기 비트라인에 대해 반대방향으로 전하보존전극 콘택홀을 형성하며, 상기 비트라인에서 워드라인 스트랩영역의 경계 부분과 접한 양측의 첫 번째 비트라인에는 상기 워드라인 스트랩영역의 반대측에만 소자들을 형성하였으며, 상기 양측 두 개의 비트라인을 서로 연결하여 하나의 비트라인으로 하여 센서앰프와 연결시키고, 두 번째 비트라인들은 타측의 센서 앰프와 연결하였으므로, 폴디드 비트라인 방식의 디램 소자에서 워드라인 스트랩영역의 면적이 감소되어 소자의 고집적화가 유리한 이점이 있다.

Claims (3)

  1. 반도체기판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대 방향으로 형성되어 있는 전하보존전극을 구비하는 폴디드 비트라인 방식의 반도체소자에 있어서, 상기 비트라인 사이에 형성되는 워드라인 스트랩영역의 경계면과 인접한 첫 번째 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극의 형성되어 있는 것을 특징으로 하는 반도체소자.
  2. 반도체기판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대방향으로 형성되어 있는 전하보존전극을 구비한 폴디드 비트라인 방식의 반도체소자에 있어서, 상기 비트라인 사이의 워드라인 스트랩영역의 경계면과 인접한 첫 번째 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극이 형성되어 있으며, 상기 두 개의 비트라인을 연결하여 하나의 비트라인으로 사용하는 것을 특징으로 하는 반도체소자.
  3. 반도체기판상의 일측에 형성되어 있는 활성영역과, 상기 활성영역의 일측에 형성되는 비트라인 콘택홀과, 상기 비트라인 콘택홀을 중심으로 양측에 형성되어 있는 게이트전극들과, 상기 비트라인 콘택홀을 통하여 활성영역의 드레인전극과 접촉되는 비트라인과, 상기 활성영역의 양측에 접촉되며, 상기 비트라인에 대해 각각 반대 방향으로 형성되어 있는 전하보존전극을 구비하는 폴디드 비트라인 방식의 반도체소자에 있어서, 상기 비트라인 사이의 워드라인 스트랩영역의 경계면과 인접한 첫 번째 비트라인에 대하여 워드라인 스트랩영역의 반대쪽으로만 활성영역 및 전하보존전극이 형성되어 있으며, 상기 두 개의 비트라인이 일측의 센서 앰프와 연결되고, 상기 워드라인 스트랩영역과 인접한 두 번째 비트라인은 타측 센서 앰프와 연결되는 것을 특징으로 하는 반도체소자.
KR1019940013730A 1994-06-17 1994-06-17 반도체소자 KR0131720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940013730A KR0131720B1 (ko) 1994-06-17 1994-06-17 반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013730A KR0131720B1 (ko) 1994-06-17 1994-06-17 반도체소자

Publications (2)

Publication Number Publication Date
KR960002488A KR960002488A (ko) 1996-01-26
KR0131720B1 true KR0131720B1 (ko) 1998-04-14

Family

ID=19385502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013730A KR0131720B1 (ko) 1994-06-17 1994-06-17 반도체소자

Country Status (1)

Country Link
KR (1) KR0131720B1 (ko)

Also Published As

Publication number Publication date
KR960002488A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US5276344A (en) Field effect transistor having impurity regions of different depths and manufacturing method thereof
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR910019230A (ko) 반도체기억장치 및 그 제조방법
JPH0766299A (ja) 半導体記憶装置
KR930010823B1 (ko) 반도체 기억장치
KR930003329A (ko) 반도체집적회로장치 및 그 제조방법
US4631705A (en) Semiconductor integrated circuit memory device
JP2638487B2 (ja) 半導体記憶装置
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
KR940012615A (ko) 반도체메모리장치 및 그 제조방법
US5821579A (en) Semiconductor memory device and method of manufacturing the same
US5229314A (en) Method of manufacturing field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulation
KR0157189B1 (ko) 반도체 기억장치 및 그 제조방법
KR0131720B1 (ko) 반도체소자
US4173819A (en) Method of manufacturing a dynamic random access memory using MOS FETS
KR0161809B1 (ko) 적층형 박막 트랜지스터를 가진 반도체 메모리장치
US5219781A (en) Method for manufacturing semiconductor memory device having a stacked type capacitor
JP3147144B2 (ja) 半導体装置及びその製造方法
US5157469A (en) Field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulators
KR0135236B1 (ko) 디램 단위 셀 구조 및 그 제조방법
JP2913750B2 (ja) 半導体メモリ集積回路装置及びその製造方法
KR100324817B1 (ko) 반도체 메모리 소자
KR920007352B1 (ko) Dram 셀 및 그 제조방법
KR20020085223A (ko) 반도체 메모리소자
JPH05190801A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee