KR100239461B1 - 디램셀의 구조 - Google Patents
디램셀의 구조 Download PDFInfo
- Publication number
- KR100239461B1 KR100239461B1 KR1019920012906A KR920012906A KR100239461B1 KR 100239461 B1 KR100239461 B1 KR 100239461B1 KR 1019920012906 A KR1019920012906 A KR 1019920012906A KR 920012906 A KR920012906 A KR 920012906A KR 100239461 B1 KR100239461 B1 KR 100239461B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- word line
- dram cell
- bit line
- substrate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 디램셀에 관한 것으로 종래의 디램셀에서, 비트라인형성시 워드라인과 쇼트될가능성이 있고 워드라인의 스캐링 한계가 있으며 소자의 면적을 최소화하는데 한계가 있는 등의 문제점을 개선하기 위한 것이다.
이와같은 본 발명은 액티브 영역을 뒤집힌 T자형(┴)으로 형성하여 볼록한 부분끝에 제1불순물영역을 형성하고 양측가지에 제2불순물영역을 형성하고, 볼록한 부분양측에 워드라인을 형성하고, 제1불순물영역에 콘택되어 비트라인이 형성될 디램 셀 구조이다.
따라서 트랜지스터가 수직방향으로 동작되기 때문에 면적을 줄일 수 있고, 비트라인과 워드라인이 쇼트될 가능성이 전혀 없으며, 단차를 줄일 수 있는등의 효과가 있다.
Description
제1도는 종래의 디램셀 구조의 단면도.
제2도는 본 발명의 디램셀 공정사시도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 실리콘기판 2,4,5 : 절연막
3 : 워드라인 6 : 비트라인
7 : 제1불순물영역 8 : 제2불순물영역
본 발명은 메모리 소자에 관한 것으로, 특히 비트선(Bit Line) 커패시턴스(Capacitance)를 줄이고 단차개선에 적당한 디램셀(DRAM Call)의 구조에 관한 것이다.
종래의 스택(Stack)형 디램셀을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 디램셀 구조 단면도로써, 실리콘 기판(1)의 액티브 영역에 두개의 워드라인(2)이 형성되고, 두개의 워드라인(2) 양측 실리콘 기판 표면에 실리콘 기판(1)과 반대도전형의 이온주입으로 제1,제2불순물영역(7,8)이 형성되고 제1, 제2불순물 영역(7,8)중 두 워드라인(2)사이의 제1불순물영역(7)에 비트라인 콘택이 형성되어 불순물영역(7)위에 절연막(2,4,5)으로 워드라인(2)과 격리되어 비트라인(6)이 형성되고, 제2불순물영역(8)에는 커패시터 노드가 콘택되어 형성되는 구조이다.
그러나 이와같은 종래의 디램 셀에 있어서, 비트라인 콘택 형성시 워드라인과 쇼트(Short)될 가능성이 있고, 워드라인이 리토그래피(Litho graphy)에 의하여 정의되기 때문에 스캐링(Scaling)에 한계가 있으며, 워드라인이 기판에 평행하게 존재함으로 소자의 면적을 최소화하는데 한계가 있는 등의 문제점이 있다.
본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로써 소자의 면적을 최소화하고, 비트선 커패시턴스를 줄이는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 발명의 디램셀 공정사시도로써, 제2도(a)와 같이 액티브 영역을 뒤집힌 T자형(┴)모양으로 형성하여, 볼록한 부분끝과 양쪽가지 표면에, 실리콘기판(1)과 반대 도전형 이온주입 공정으로 제1불순물영역(7)과 제2불순물영역(8)을 형성한다.
제2도(b)와 같이 뒤집힌 T자형의 액티브영역의 볼록한 부분양측에 절연막(2)으로 기판과 격리시켜 워드라인(3)을 형성한다.
제2도(c)와 같이 워드라인(3)위에 절연막(4)을 형성하고 제1불순물영역(7)에 콘택을 형성하여 워드라인(3)과 수직방향으로 비트라인(6)을 형성한 것이다.
그리고 도시되지는 않았지만 제2불순물영역(8)에 커패시터 노드가 콘택되어 커패시터가 형성되어 디램셀이 완성된다.
따라서, 비트라인 콘택이 워드라인 보다 윗쪽에 존재하고, 커패시터 노드콘택과 비트라인 콘택이 동일평면상에 존재하지 않는다.
이와같은 디램셀동작은 패스트랜지스터(Pass Transistor)가 기판표면과 수직한 방향으로 작동한다.
이상에서 설명한 바와 같이 본 발명의 디램셀에 있어서는 비트라인 콘택형성시 워드라인과 쇼트가능성이 전혀 없고 워드라인을 리토그래피를 사용하지 않고 형성할 수 있으며, 패스 트랜지스터가 수직으로 작동하기 때문에 면적을 줄일 수 있을 뿐만 아니라 커패시터 노드 형성시 이미 존재하는 단차를 이용함으로써 셀영역과 셀이 존재하지 않는 영역의 단차를 줄일 수 있는 등의 효과가 있다.
Claims (1)
- 액티브영역이 뒤집힌 T자형(┴)으로 형성되는 기판과, 볼록한 부분의 끝에 기판과 반대도전형 이온주입으로 형성되는 제1불순물영역과, 양쪽가지부분의 기판표면에 기판과 반대도전형 이온주입으로 형성되는 제2불순물영역과, 볼록한 부분양측에 절연막으로 기판과 격리되어 형성되는 워드라인과, 절연막으로 격리되어 제1불순물영역에 콘택되어 워드라인과 직각방향으로 형성되는 비트라인과, 절연막으로 격리되어 제2불순물영역에 콘택되어 형성되는 커패시터 노드를 포함하여 이루어짐을 특징으로 하는 디램셀의 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003046A KR940003046A (ko) | 1994-02-19 |
| KR100239461B1 true KR100239461B1 (ko) | 2000-01-15 |
Family
ID=19336630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012906A KR100239461B1 (ko) | 1992-07-20 | 1992-07-20 | 디램셀의 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239461B1 (ko) |
-
1992
- 1992-07-20 KR KR1019920012906A patent/KR100239461B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003046A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077655A (ko) | 디램 셀, 디램 및 그의 제조 방법 | |
| US5585284A (en) | Method of manufacturing a SOI DRAM | |
| KR100239461B1 (ko) | 디램셀의 구조 | |
| KR100275114B1 (ko) | 낮은비트라인커패시턴스를갖는반도체소자및그제조방법 | |
| EP0379925A3 (en) | Process of fabricating dynamic random access memory cell | |
| KR0179798B1 (ko) | 디램 셀 캐패시터 제조방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR940011800B1 (ko) | Dram 셀 구조 | |
| KR940009624B1 (ko) | 반도체 메모리소자의 구조 및 제조방법 | |
| KR0172812B1 (ko) | 기억소자의 구조 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR100220937B1 (ko) | 반도체소자의 제조방법 | |
| KR910007117B1 (ko) | 반도체장치 및 제조방법 | |
| KR100362195B1 (ko) | 에스램 제조방법 | |
| TW287315B (en) | Fabrication process of dynamic random access memory with high capacitance | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR0124486B1 (en) | Making method of semiconductor device having self-aligned contact | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| TW366552B (en) | Method of manufacturing DRAM capacitor components | |
| TW288211B (en) | Capacitor structure of dynamic random access memory and fabrication process thereof | |
| KR19990084520A (ko) | 자기 정렬 콘택 홀을 가지는 반도체 장치의 제조 방법 | |
| KR970063740A (ko) | 반도체소자 및 제조방법 | |
| TW290711B (en) | Manufacturing method of DRAM with self-aligned electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |